DIALOG(R)File 347:JAPIO (c) 2006 JPO & JAPIO. All rts. reserv.

06454793 **Image available**
SEMICONDUCTOR DEVICE

PUB. NO.: **2000-040366** [JP 2000040366 A]

PUBLISHED: February 08, 2000 (20000208)

INVENTOR(s): WATABE TAKAO

ITO KIYOO

HORI RYOICHI

KITSUKAWA GORO KAWAJIRI YOSHIKI

KAWAHARA TAKAYUKI

APPLICANT(s): HITACHI LTD

APPL. NO.: 11-197006 [JP 99197006]

Division of 09-199672 [JP 97199672]

FILED: May 06, 1988 (19880506)

INTL CLASS: G11C-011/407; G11C-011/413

ABSTRACT

PROBLEM TO BE SOLVED: To provide a circuit performing the operation coping with the fluctuation of operational conditions of a semiconductor device.

SOLUTION: This semiconductor device is constituted so as to include a detecting circuit 4 outputting operating charactristics of an internal circuit 2 by first signals (ϕ1', ϕ2') including phase information, a wiring 5 for supplying a prescribed power source voltage (Vcont) to them, a circuit (F/F or the like) which detects a detection voltage corresponding to a phase difference by receiving the first signals and outputs a detection voltage corresponding to the detected phase difference and an amplifier circuit 7 which compares the detection voltage with a reference voltage and outputs a voltage corresponding to the difference to the wiring as the prescribed power source voltage. When the internal circuit or the like are made to be CMOS circuits, the prescribed voltage may be used in the controlling of their operating power source voltages, their operating currents and their substrate voltages, Then, when the reference voltage is made to become constant with respect to manufacturing conditions or the like, the operating speed or the like of the circuit can be made constant. When the reference voltage is made to heve a desired dependence with respect to operational conditions, a desired circuit operation is obtained.

COPYRIGHT: (C) 2000, JPO

(19)日本国特許庁 (JP)

(12)公開特許公報(A)

(11)特許出願公開番号 特開2000-40366

(P2000-40366A) (43)公開日 平成12年2月8日(2000.2.8)

(51) Int. Cl. ⁷ 識別記号 F I デーマコート (参考)
G11C 11/407 G11C 11/34 354 D
11/413 335 A
354 F

審査請求 有 請求項の数13 OL (全30頁)

(21)出願番号

特願平11-197006

(62)分割の表示

特願平9-199672の分割

(22)出顧日

昭和63年5月6日(1988.5.6)

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 渡部 隆夫

東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 伊藤 清男

東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

(74)代理人 100075096

弁理士 作田 康夫

最終頁に続く

(54) 【発明の名称】半導体装置


(57)【要約】

【課題】 半導体装置の動作条件の変動に対応した動作を行う回路を提供する。

【解決手段】 内部回路(2)の動作特性を位相情報を含む第1信号(Φ1', Φ2')によって出力する検出回路(4) と、それらに所定の電源電圧(Vcont)を供給するための配線(5)と、第1信号を受けてその位相差を検出するとともに当該検出した位相差に応じた検出電圧を出力する回路(F/F他)と、基準電圧と検出電圧を比較してその差に応じた電圧を所定の電源電圧として配線に出力する増幅回路(7)とを含むように半導体装置を構成する(図51)。所定の電源電圧は、内部回路等をCMOS回路とすると、その動作電源電圧(図7)、その動作電流(図11)、又はその基板電圧(図17)の制御に用いるとよい。

【効果】 製造条件等に対し基準電圧を一定となるようにすれば、回路の動作速度等を一定とすることができる。動作条件に対し基準電圧を所望の依存性を持つようにすれば、所望の回路動作が得られる。

図 5 1



【特許請求の範囲】

【請求項1】内部回路と、

前記内部回路の動作特性を位相情報を含む第1信号によって出力する検出回路と、

前記内部回路及び前記検出回路に所定の電源電圧を供給 するための配線と、

前記第1信号を受けてその位相差を検出するとともに当該検出した位相差に応じた検出電圧を出力する回路と、基準電圧と前記検出電圧を比較してその差に応じた電圧を前記所定の電源電圧として前記配線に出力する増幅回 10路とを有することを特徴とする半導体装置。

【請求項2】請求項1において、前記内部回路及び前記 検出回路の各々はCMOS回路を含み、前記所定の電源 電圧は前記CMOS回路のソースに供給される動作電源 電圧であることを特徴とする半導体装置。

【請求項3】請求項1において、前記内部回路及び前記 検出回路の各々は、CMOS回路と、そのソース・ドレイン経路を介して前記CMOS回路のソースノードに動 作電源電圧を供給するためのMOSトランジスタとを含 み、

前記所定の電源電圧は前記MOSトランジスタのゲート に供給される電源電圧であることを特徴とする半導体装置。

【請求項4】請求項3において、前記MOSトランジスタは、そのゲートに印加される前記所定の電源電圧に従って、前記CMOS回路に供給する電流を制御するものであることを特徴とする半導体装置。

【請求項5】請求項1において、前記内部回路及び前記 検出回路の各々はCMOS回路を含み、前記所定の電源 電圧は前記CMOS回路に含まれるMOSトランジスタ に対する基板電圧として供給される電源電圧であること を特徴とする半導体装置。

【請求項6】請求項5において、前記所定の電源電圧は、前記CMOS回路に含まれるMOSトランジスタのしきい値電圧を制御することを特徴とする半導体装置。

【請求項7】請求項2から6のいずれかにおいて、前記 CMOS回路は、PチャネルMOSトランジスタとNチャネルMOSトランジスタが直列接続されたCMOSインパータであることを特徴とする半導体装置。

【請求項8】請求項1から7のいずれかにおいて、前記 40 検出回路は、インバータを用いたリングオシレータであ ることを特徴とする半導体装置。

【請求項9】請求項1から8のいずれかにおいて、前記第1信号は、前記内部回路の動作速度を表すことを特徴とする半導体装置。

【請求項10】請求項1から9のいずれかにおいて、前記半導体装置は、前記半導体装置の製造条件の変動または前記半導体装置の動作温度の変動に対して、小さな変動量をもつ前記基準電圧を発生する基準電圧発生回路を含み、

前記内部回路は、前記基準電圧に従ってその動作特性が 一定とされることを特徴とする半導体装置。

【請求項11】請求項1から10のいずれかにおいて、前記半導体装置はバンドギャップリファレンス回路を含み、前記基準電圧は前記バンドギャップリファレンス回路に基づいて形成されることを特徴とする半導体装置。

【請求項12】請求項1から10のいずれかにおいて、 前記半導体装置は、複数のMOSトランジスタのしきい 値電圧差によって前記基準電圧を形成する回路を含むこ とを特徴とする半導体装置。

【請求項13】請求項1から9のいずれかにおいて、前 記半導体装置は、前記半導体装置の動作条件の変動に対 して、所望の依存性をもつ前記基準電圧を発生する基準 電圧発生回路を含み、

前記内部回路は、前記基準電圧に従ってその動作特性が 所定の依存性を持つよう制御されることを特徴とする半 導体装置。

【発明の詳細な説明】

[0001]

20 【発明の属する技術分野】本発明は半導体装置の性能改善に係り、特に高集積の半導体装置の高安定化、高信頼化に好適な半導体装置に関する。

[0002]

【従来の技術】近年、半導体装置の高集積化の進歩が目覚ましく、MOSダイナミック形メモリ(以下DRAM と略記する)を例にとると1Mビットが量産期、4Mビットが試作完了期をそれぞれ迎え、研究の主体は16Mビットへと移行しつつある。

【0003】高集積の半導体装置を実現するためには、 これを構成する素子あるいは配線などの寸法を 0.5μ m~1μmと極めて微細にする必要がある。しかるに徴細 な素子、あるいは配線などを精度よく加工、製造するこ とは極めて困難で、製造ばらつきが大きくなる問題を生 じている。MOSDRAMを例にすると、MOSトラン ジスタの特性を支配するゲート長やしきい電圧が加工寸 法や不純物拡散濃度などの変動により、大きく変化し、 実際の使用状態での電源電圧、周囲温度などの変動も考 慮すると、DRAM全体のアクセス時間の変動範囲は2 ~3倍にも及ぶ。また、この製造ばらつきは半導体装置 の信頼度にも大きい影響を与える。これは、素子の絶縁 破壊や特性劣化(ホットキヤリアなどによる)などを生じ る素子耐圧が微細化により低下し、さらに、その特性は 加工寸法のばらつきなどに大きく支配されるためであ る。

【0004】従来、特性の安定化や信頼度の向上を図るものとして、特願昭56-57143号、56-168698号などに半導体装置チツプ内に設けた電圧変換手段により、外部電源電圧を低くして、チツプ内の徴細素子を動作させる技術が開示されている。

50 [0005]

【発明が解決しようとする課題】しかし、上記従来技術 では、電気的特性や信頼度特性の製造条件あるいは使用 条件などの変動による影響については充分考慮がなされ ておらず、高安定、高信頼の半導体装置の実現は困難で あつた。

【0006】又、製造条件の変動による影響についての 考慮がなされていないため、量産時に所望の特性を満た す良品の収率が悪くコストアップを招くという問題もあ

【0007】したがつて、本発明の目的は、製造条件や 10 使用条件が変動しても、電気的特性や信頼度特性の変化 しない、安定で信頼度の高い半導体装置を実現すること にある。

[8000]

【課題を解決するための手段】上記目的は、製造条件や 使用条件の変動に応じて、半導体装置内の回路の動作電 圧、動作電流を制御することにより達成される。

【0009】すなわち、半導体装置内の素子もしくは回 路の動作電圧、動作電流は、電気的特性や、信頼度特性 に応じて制御される。

【0010】上記のように半導体装置内の素子もしくは 回路の動作電圧、動作電流が、電気的特性や、信頼度特 性に応じて制御されることによって、高安定、高信頼の 半導体装置が実現できる。

[0011]

【発明の実施の形態】図1は、本発明の基本概念を示す 一実施例である。同図で1は半導体チツプ、2は半導体 装置の本来の内部回路、3は本発明の制御回路であり、 製造条件や使用条件の変動に応じた制御信号あるいは制 御された内部電圧を発生し、制御線5を介して回路2の 動作を制御する。5は1個の信号として示したが、回路 2の回路に応じて複数個用意される場合もある。

【0012】本実施例によれば、回路2の特性は製造条 件や使用条件に応じて、ある一定の関係に保たれ、それ に応じて、高安定、高信頼の半導体装置を実現できる。

【0013】図2は、本発明の他の実施例であり、回路 2の動作特性、たとえば動作速度、動作電流などを検知 線6を介して検出し、これに応じて制御信号を発生する 点で図1の実施例と異なる。

【0014】図2の実施例によれば、2の動作特性を直 40 接検知して、制御信号を発生するので、図1に比べさら に高精度の制御が可能になり、より高安定、高信頼の半 導体装置が実現できる。

【0015】ここで検知線6は必要に応じて複数本設け てもよいのはもちろんである。

【0016】図3は本発明の他の実施例であり、2の動 作特性を検知するために、2と類似の特性を持つ検出回 路4を設けた点で図2の実施例と異なる。

【0017】図3の実施例によれば、回路2内に動作特

2の特性を4を介して間接的に検知でき、これによつ て、回路2の特性がある一定の関係を保つように制御す ることができる。

【0018】なお、ここで4も5によつて制御している が、これは、4の特性を2と同様に変化させるためのも のであり、目的に応じて5とは無関係に動作させること も考えられる。

【0019】図4は、図1の実施例を応用した実施例で ある。本実施例では、制御回路3により電源線5 I を通 じて内部回路2の電源電圧を供給する。本実施例は例え ば内部回路2を徴細な素子で構成する場合などに適して いる。すなわち、5 I の電位を内部回路2を構成する素 子の耐圧より低い値に設定すれば、制御回路3により微 細素子より成る高集積の半導体装置を安定かつ高い信頼 性を保つたまま動作させることができる。さらに、本実 施例によれば、外部電圧を低くする必要がないため、ユ ーザーに負担をかけることがない。例えば、DRAMな どでは、256Kビット、1Mビット、4Mビットと集 積度を増すために素子の徴細化を行なう必要があるが、 この場合、耐圧の低下に対処して外部電圧を下げること は、従来品との互換性の点から望ましくないので本実施 例は有効である。なお、図4では制御線を複数示したが 場合によつては内部回路2の電圧のみを制御回路で制御 することにより内部回路の特性の安定化を図つてもよ い。内部電圧は外部電源Vccに対する内部電圧を変動 を補償した上で、温度などの外部条件、製造条件の変動 による内部回路の特性変化を補償するように変化させる こともできる。なお、図4の実施例においては、外部電 圧Vccが直接印加される制御回路は、耐圧がVcc以上の 素子を用いて構成することはもちろんである。しかし、 場合によつては、集積度を向上するため、あるいは、制 御回路と内部回路の特性を一致させるために制御回路の 一部を耐圧の低い微細素子で構成する必要のあることも あり得る。その場合には、図5のように、制御回路3の 内部に電圧変換回路 3 Aを設けてその出力線 5 I を通し てVccより低い電圧を供給し、内部回路2および制御回 路3の中の耐圧の低い部分3Bを制御すればよい。この ように図5の実施例によれば制御回路も含めて微細化さ れた素子で構成できるのでより集積度が向上する。さら に制御回路3Bと内部回路2を同一の特性をもつ素子で 構成できるので、内部回路2の特性変動を制御回路3B 内の回路の特性変動をもとに精密に制御できるなどの利 点がある。なお、図4、図5の実施例では必要に応じて 内部回路内の一部の耐圧の高い素子を外部電圧Vccで動 作させてもよい。ところで図2、図3において耐圧の低 い微細素子を用いる場合にも図4、図5と同様にして構 成できることはもちろんである。又、図1から図5の実 施例では、制御回路をチップ内に1個ずつ設けた例を示 したが、必要に応じて、内部回路2をいくつかに分け 性を検知するために適当な回路部が無い場合でも、回路 50 て、別各の制御回路を設けてもよい。又、その場合に図

1から図5の各構成を必要に応じて組み合わせてもよい ことはもちろんである。上記のように内部回路2をいく つかに分けてその特性を制御する場合には、個々の回路 の機能により最適の特性に制御することが可能となる。 図6は回路の動作速度を異なる一定値に制御した場合を 示したものである。図6において、破線C11は制御回路 のない従来の回路の動作速度を示したものであり、製造 条件、使用条件の変化に応じて動作速度は大きく変化し ている。これに対して制御回路を複数設けた場合には、 高速動作を必要とする回路はB」のように高速に一定に 保ち、低速動作を必要とする回路はA」のように低速に 一定に保つことが可能である。たとえば、出力回路など では、出力の充放電を高速に行なうと、電源にノイズが 生じて内部回路の動作あるいは近くに配置された半導体 装置に悪影響を与える。そのような場合には出力回路の みを低速に制御すれば、全体の速度を落とすことなく動 作速度を一定にできる。なお、ここでは製造条件、使用 条件の変動により回路動作が一定となるように制御する 例を示したが、必要に応じて所望の要因に対して所望の 依存性を持たせてもよい。例えば温度の上昇に伴い回路 の動作速度が高速となるような制御も可能である。

【0020】その場合には半導体装置内の配線あるいは 半導体装置間の配線の抵抗の遅延が温度により増大する のを相殺するように制御することにより半導体装置ある いはそれを含んで構成されるシステム全体の速度を一定 に保つことができる。図1~図6の実施例によれば、製 造条件により回路の特性が変動することがないので、量 産的における良品の収率が向上する。さらに使用条件に より特性が変動しないので本実施例の半導体装置を用い て構成したコンピユータなどのシスシムの信頼性も向上 30 する。さらに場合によつては回路3内の2つの回路にお いて、両者の動作の同期をとらねばならないときがある がこのようなときには本実施例を用いると回路特性の変 動がないためタイミングマージンを極小に設定すること ができる。したがつてその分、半導体装置の速度を高速 化できるという利点もある。例えば、DRAMでは、メ モリセルアレーと周辺回路の動作の同期をとる必要があ

td \propto CL · $(1/\beta_0)$ · Lg ·

関係にある。実際の回路においては、種々の事情により この関係式から多少ずれることもあるが、CMOS回路 全般において、式(1)で示した傾向はほぼ保たれる。し たがつて、この式に応じてtdを一定に保つように、V corrを変化させればよい。すなわち、定性的な傾向とし ては、同図(B)のように各変動要因(但しβoはその 逆数)が大きく、あるいは高くなると共に、Vcoxtの値 が高くなるようにすれば、tdをほぽ一定に保つことが できる。これにより、製造条件や使用条件が変化しても 動作速度を一定に保つことができる。また本実施例にお いては、温度変化にも応答するので、半導体装置自体の 50

るが、このような場合にも、本発明の適用によりタイミ ングマージンを極小とできるため高速化が可能となる。 このようなことは、2つ以上の半導体装置の間において 動作の同期をとらねばならないときも同様で本発明を応 用した半導体装置を用いることにより複数の半導体装置 より構成されたコンピユータなどのシステムの動作速度 も高速化できる。なお、図4、図5においては、電源を VccとしたいわゆるTTLインタフエースを仮定した が、ECLでも同様である。以下でもTTLインタフエ 一スを中心に説明するが、本発明はこれに限定されるこ となくECLインタフエースにも応用できる。

【0021】以下では具体的な回路の実施例を示す。ま ず、集積回路の基本回路である駆動回路について、その 特性を制御する方法について述べる。

【0022】図7は、回路2内の駆動回路の特性を制御 するための具体的実施例の一つである。同図では回路の 電源電圧を変えることにより、特性を制御する例を示し ている。ここでは2を構成する要素回路2'として、P チヤネルMOSトランジスタTpl、NチヤネルMOSト ランジスタTN1からなるCMOSインパータを用いて いるが、この回路はNAND、NOR回路など他の論理 回路、さらにはバイポーラトランジスタで構成した回路 あるいはバイポーラとMOSトランジスタの組み合わせ で構成した回路、これらの各回路を任意に複数個組み合 せた回路などのいずれでもよい。

【0023】本実施例によれば、5の電圧Vcontを変え ることにより、2'すなわち2全体の特性を制御するこ とができ、高安定、高信頼の半導体装置を実現できる。 V.,,,の値は制御の対象となる2'の回路形式と目的に よつて定まる。例えば、図7に示したCMOSインバー 夕の動作速度を一定化し、信頼度を高めるためには、各 種の変動要因に対して、同図(B)のようにVcontを変 えればよい。すなわち、СМОЅインパータの遅延時間 t d は、主な変動要因であるMOSトランジスタのゲー ト長しg、しきい電圧VT、ゲート酸化膜厚tox、チ ヤネルコンダクタンス Bo、温度 T (絶対温度)、負荷容 量CLに対して、ほぼ

 $(1/(V_{CONT})) \cdot T^{1.5}$

… (1) の

待機時と通常動作時などの動作状態により、チップの発 熱量が異なるために生じる温度変動あるいは周囲温度の 変動に対しても性能を一定に保つことができる。

【0024】なお、式(1)においては、P/N両チヤネ ルのMOSトランジスタで、共通してLg、VT、to x、 β oを定義したが、実際にはそれぞれ別の値となる 場合が多い。しかし、両チヤネルでは電圧と電流の極性 が異なるのみで、式(1)の関係はそのまま成立するの で、ここでは、特に必要な場合を除き、区別せずに取り 扱うことにする。

【0025】なお、場合によつては回路の速度を一定に

せず、所望のパラメータに対して所望の依存性をもたせてもよいことは前記したとおりである。例えば、前記したように温度上昇に伴つて回路の速度を高速にしたい場合には、(1)式より

 $(V_{corr} - V_r) \propto T^{1.5}$ とせず、

 $(V_{cont} - V_t) \propto T^{\circ}$

として

n>1.5

とすればよい。

【0026】次に、素子耐圧においては、絶縁破壊耐圧 は、Lg、toxが小さくなると低下するので、やはり 同様にVcourを同図(B)のように制御すればよい。ま た近年注目されているMOSトランジスタのドレイン近 傍で発生した高エネルギーのキヤリアがゲート酸化膜中 に注入されてしきい電圧が上昇し、チヤネルコンダクタ ンスが低下するなどの特性が劣化する現象のため、動作 電圧の上限が規定される耐圧(以下ホツトキヤリア耐圧 と称する)も、Lg、toxが小さく、かつ温度Tが低 くなる点、低くなるので、これに関してもVcorrを同図 (B) のように制御すればよい。これにより、たとえ、 製造ばらつきによつてホツトキヤリア耐圧が低くなつた としても、Vcoxtも低くなるので特性劣化などの問題を 生じることはない。また、たとえ、長期間の動作によ り、ホツトキヤリア現象その他により、しきい電圧が高 くなつたり、チヤネルコンダクタンスが小さくなったと しても、Vcontは同図(B)のように制御されるので、 特性を一定に保つことができる。

【0027】先に述べたように、図7の実施例は2'としてCMOSインバータに限らず種々の回路を用いることができる。例えば、図8のようなBiCMOSインバータを用いてもよい。この場合には、出力をバイボーラトランジスタで駆動できるのでより高速の動作を実現できる。又、図8ではバイボーラトランジスタ $Q_{k,l}$ のコレクタを外部電源Vcccより供給されるため制御回路3の駆動能力を小さくでき、設計が容易となる。なお、バイポーラトランジスタの耐圧が低い場合には、制御回路3の駆動能力を大きくして $Q_{k,l}$ のコレクタを V_{cont} としてもよい。図6の2'として図9、図10に示したような回路を用いることもできる。

【0028】図9は、図7の実施例に T_{FI} 、 T_{FI} からなる出力バッフア回路を付加したものである。本実施例の動作速度、出力電圧は図7と同様に V_{COMT} で制御されるが、出力の負荷容量CLの駆動電流は V_{CC} から供給されるため、図8の実施例と同様に制御回路3の駆動能力を小さくでき、設計が容易となる。

【0029】図10は $T_{*,*}$ をバイポーラトランジスタQ Nが低レベルとなるとpMOS $T_{*,*}$ 、nMOS $T_{*,*}$ が、nMOS $T_{*,*}$ 、nMOS $T_{*,*}$ 、nMOS $T_{*,*}$ 、nMOS $T_{*,*}$ 、nMOSn

【0030】図8~図10の実施例においても、図7と

駆動能力をさらに軽減できる。

同様にVcoxtによつて、回路特性を制御することができる。

【0031】図11は、駆動回路の特性を制御する他の 具体的実施例である。同図では図7における要素回路 2'の部分のみを示しており、Tri、TriのCMOSイ ンパータと外部電源電圧Vccおよび接地間にPチヤネル MOSトランジスタT,,、NチヤネルMOSトランジス 10 タT*,を挿入し、そのゲート電圧を制御することによ り、インバータの動作電流を制御し最終的に動作速度を 制御している。すなわち、電流を大きくすると速度は速 くなり、電流を小さくすると速度は遅くなる。遅延時間 t dは、各々の変動要因に対して、式(1)と示したと同 様な傾向を持つ。したがつて、同図(B)に示すよう に、Lg、 V_{τ} 、tox、 $1/\beta o$ 、T、CLが大きくな るにつれて、各々の電流が増えるように、すなわち、P チヤネルMOSトランジスタのゲート制御用のV contは、高い値から低い値へ、NチヤネルMOSトラン ジスタのゲートを制御する V; ゚゚゚゚゚゚゚ は低い値から高い値 へ変わるようにすれば、 t d をはぼ一定に保つことが可 能になる。

【0032】本実施例によれば、回路の動作電流は電源電圧から直接供給され、 V_{cont} 、 V_{cont} はMOSトランジスタのゲートのみを駆動すればよいので、制御回路3の駆動能力を小さくでき、設計が極めて容易になる。なお、本実施例において、P、N両チヤネルMOSトランジスタで制御する方式としたが、必要に応じてそのいずれか一方のみを設けることも考えられる。なお、第11図の実施例においては、 $MOSトランジスタT_{ni}$ 、 T_{ni} のゲート巾を T_{ni} 、 T_{ni} に較べて大きくするなどにより、 T_{ni} 、 T_{ni} のオン抵抗を T_{ni} 、 T_{ni} のオン抵抗を T_{ni} 、 T_{ni} のオン抵抗で決まり、より制御しやすくなる。

【0033】図11では、インバータの例を示したが、本実施例はこれに限らずNAND回路、NOR回路など様々な論理回路にも適用できる。すなわち、図11において駆動回路の機能を持つDRIVを論理回路におきかえればよい。

【0034】図12(A)、(B)は、図11の制御法をCMOSに較べて高駆動能力であるBiCMOSの駆動回路に適用した例である。よく知られているようにBiCMOSでは、MOSトランジスタによりバイポーラトランジスタのベース電流を制御し、その電流をバイポーラトランジスタで増巾して負荷容量を駆動する。したがつて(A)のようにベース電流を制御することにより回路の速度を制御できる。図12(A)において入力INが低レベルとなるとpMOST_{**}、nMOST_{**}がオン、nMOST_{**}、がオンし、Quはオフす

る。このとき、Qxxを流れるベース電流はVcoxxがゲー トに印加されるTriにより制御できる。したがつて出力 の充電時の速度を、Vィ。ッァにより制御できる。一方、入 カINが高レベルとなると、パイポーラトランジスタQ ",がオフ、Q",がオフして出力の放電が開始される。こ のときQnoベース電流は、出力OUTより供給される がこれはVcont'により制御できるので出力の放電速度 はV゚゚゚゚゚゚ により制御できる。このようにして本実施例 ではBiCMOS回路の動作速度を制御することができ る。なお、BiCMOS回路の速度を制御するには、図 10 11においてDRIVの部分を図12(B)のように単 純にBiCMOS回路で置きかえてもよい。この場合、 電流は図11(A)のMOSトランジスタT,、Tx1で きまるため、図12(A)のようにベース電流のみを制 御する場合に較べて高精度に制御できる。又、図11の 回路に較べると、パイポートランジスタの駆動能力の分 だけ、DRIV内のMOSトランジスタを小さくできる ので入力INからみた入力容量が小さいという利点があ る。すなわち前段の負荷が軽いため高速化ができる。

【0035】図11のように電源と駆動回路との間にM OSトランジスタを挿入して電流を制御する方法は他に も応用できる。図13は入力振巾より高い出力振巾を得 るためのレベル変換回路に適用した例である。図14を 用いて図13の回路動作を説明する。Eが高電位の状態 で入力INが高電位V、になるとnMOST、、を通して Fの電位はV、-Vtilの電位となる。次いでEが低電 位になると、pMOST,,がオンしFの電位はV。とな る。この結果pMOST、がオフ、nMOST、がオン となり、出力OUTは0Vになる。なおFが高電位V_i に上昇する時、A、Cの電位はV,であるので、T,は オフであるのでFからCへ電流が流出してFの電位が下 がることはない。一方、Eが高電位の状態でINが低電 位になるとTinがオンし、FもINと同じ低電位にな る。この結果T」がオン、T」がオフし、出力OUTが 高電位V』に充電される。なおこの回路では図9の破線 に示す様にINが高電位V、になつてから、Eが低電位 になるまでの期間 tcgが長いとFの高電位はV,-Vtに しばらくとどまるので、Tri、Triに貫通電流が流れ、 OUTが不十分な低電位にとどまる期間が存在する場合 がある。したがつて t...の時間が短かくすることが望ま 40 しい。そのためには I Nが高電位になると同時にEを低 電位に切換えればよい。これにより上記問題は解決でき る。

【0036】以上のように図13の実施例によれば、入力INの振巾V』を高振巾V』に変換することができる。このとき、MOSトランジスタT、、、T、により電流を制御できるため、所望の一定速度で動作させることができる。図13の実施例は、例えばダイナミツクメモリのワードドライバなど入力電圧より高い出力電圧を得るための回路として有効である。図1は、駆動回路の速度を50

制御するための他の実施例である。本実施例は、図11 における電流制御用のMOSトランジスタより直接出力 を得るようにノンインバータを構成した例である。図1 5において入力電圧が高レベルとなるとpMOST,,、 T,,がオフ、nMOST,、T,,がオンする。この結 果、pMOST, のゲートはVcontとなり、nMOST ", のゲートは 0 Vとなる。これによりT,, がオンT,, が オフして出力にはVcontで所望の値に制御された電流が 流れ負荷を充電する。入力INが低レベルになると逆に Tr.がオフ、Tr.がオンして放電動作が始まりOUTは 0 Vとなる。このときT_n,のゲート電圧はV_{cont},であ るので、Vcorrにより放電の速度も制御できる。本実施 例では、電源と出力の間に2つのMOSトランジスタが 直列に接続されることがないため高速動作に適してい る。又、直列に接続した2つのトランジスタの特性変動 の影響を考慮しなければばらない第11図の場合と較べ て制御が容易である。

【0037】以上駆動回路の動作速度を制御する方法に ついて述べてきたが、図7から図12及び図15の回路 では、その一部に外部電圧Vccが印加されている。した がつて場合によつてはVccの変動を補償するのが困難と なるなどの問題を生ずることも考えられる。その場合に は、図5に示したように制御回路3内に電圧変換回路3 Aを設けてその出力電圧VIを一定に保つことにより内 部回路をVccの変動に対して安定に動作させることが できる。この場合、内部電圧VIを低く設定すれば、耐 圧の低い微細化された素子を安定に動作させることがで きる。図16は上記のようにチップ内に電圧変換回路を 設けた一実施例である。図16において5Ⅰは、電圧変 換回路3Aより制御回路内の回路3B、および内部回路 2へ電圧 VIを供給するための電源線である。又、IC Lは、図11のMOSトランジスタT,,,T,,のように 内部回路内の各回路DRIVの電流を制御する電流制御 回路である。本構成によれば、外部電圧Vccに依らない 一定電圧VIにより徴細化された素子を安定に動作させ ることができ、しかも各々の回路の機能に応じた所望の 速度で動かすことができる。

【0038】図17は、CMOST2が一夕の動作速度を制御する他の手段を示す実施例である。ここでは、 T_{11} および T_{11} の基板SBP1、SBN1の電圧を制御することにより、 T_{11} 、 T_{11} のしきい電圧を制御し、その結果としてインバータの動作特性を制御するものである。本実施例は、しきい電圧の変動による特性変化を補償するのに好適である。

【0039】図17では、CMOSインパータについて示したが、BiCMOSインパータなどMOSトランジスタを用いる他の回路にも応用できる。又、このように基板電圧を制御する方式をこれまで述べてきた他の制御法と組合わせることももちろん可能である。

【0040】図7から図17まででは主にインバータ、

ノンインパータNAND回路等駆動回路の特性を制御す る方法について述べてきたが、集積回路では、この他に 電圧差に応じて出力を出す差動アンプも多用される。以 下ではこの差動アンプについての実施例を示す。

【0041】図18は本発明の他の実施例であり、図1 1の制御法をMOSトランジスタで構成された差動アン プの動作速度の制御に適用した実施例である。同図で I N1、IN2は差動入力、OUT1, OUT2は差動出 力である。本回路においても動作速度は制御条件や使用 条件の変動に対して図7、図11と同様の傾向で変化す る。したがつて、Vcont、 Vcont'を図11(B)と同 様に制御することにより、動作電流が変わり、その結果 として動作速度を製造条件や使用条件に応じて制御する ことができる。この差動アンプの出力電圧は動作電流と 負荷MOSトランジスタTr.、 Tr. 'のオン抵抗の積で 決まる。したがつて、動作電流を決めTncのオン抵抗と Tr.、 Tr. 'のオン抵抗の比が一定となるように、 V cont、Vcont'を制御すれば、動作電流とTrl、 Trl のオン抵抗の積すなわち出力電圧は一定に保つたまま で、動作速度を制御できる。

【0042】図19は図18のT_{NA}、 T_{NA}'をNPNバ イポーラトランジスタQxx、 Qxx'で置換えた実施例で あり、図18と同様の効果が得られると同時に、増幅率 が大きくとれるなどの特長を有する。

【0043】図20は図19の電流制御用トランジスタ TxcをNPNパイポーラトランジスタQxcと抵抗Rcで 置換えたものであり、図18、図19と同様に動作速度 が制御できる。また、動作電流がより定電流化されるた め、増幅率を大きくできる特長も有する。

加することが、耐圧もしくはVccの変動による特性変 動の点で問題となる場合には図5のようにチップ内部に 設けた電圧変換回路3Aにより所望の電圧を与えればよ

【0045】以上、回路2を構成する種々の要素回路の 特性を制御するのに好適な実施例について述べたが、次 に、制御回路3の具体的な実施例について述べる。

【0046】図21はその一実施例である。同図でTra はPチヤネルMOSトランジスタ、CCは定電流iを流 す定電流源である。本実施例によれば、Traのゲート 長、しきい電圧、ゲート酸化膜厚などの製造条件、ある いは温度などの使用条件が変動しても、出力5にはTra に一定電流を流すに必要なゲート電圧が常に出力され る。したがつて、図11~13、図15、図18~図2 0などのVcon,発生回路として好適である。これらの回 路に適用すると、T,,と図11~図13、図15の T., もしくは図18~図20のT., T., は良く知 られているカレントミラー回路の接続となる。したがつ て、Tri、もしくはTri、Tri'のトランジスタ寸法を Traのそれに対して、適当に選ぶことにより、各回路の 50 動作電流を任意の一定値に制御することができる。 【0047】図22は、図21をNチヤネルMOSトラ ンジスタで構成した実施例であり、図11~図13、図 15、図18~図19のV。,,,,,の発生回路として最適 であり、図21と同様の効果が得られる。

【0048】図23は図21と図22を組み合せた実施 例である。本実施例によれば図11~図13、図15、 図18~図19用のV: 。ッァ、V: 。ッァ゚を同時に発生で き、しかも、これらの電圧は同一定電流源を基にして発 10 生されるため、相互の整合性の高い極めて安定な電圧を 得ることができる。

【0049】図24はPチヤネルMOSトランジスタT ,、とNチヤネルMOSトランジスタTxxを直列に接続し て、Vcontを発生した実施例である。本実施例によれ ば、P、N両チヤネルMOSトランジスタの製造条件、 使用条件の変動の影響がVcoNT の値に反映される。 したがつて、図7~図10のVcox 発生回路として 好適である。

【0050】図25は図24の出力に、増幅器7と帰還 率βの帰還回路8からなる増幅段を付加した実施例であ る。本実施例では、その増幅率を充分大きく選ぶと、出 力Vcontは、

 $V_{cont} = V_o / \beta$

となり、βを適当に設定することにより、任意の値を得 ることができる。したがつて、V。で製造条件や使用条 件の変動の影響を反映する他に、βに製造条件や使用条 件依存性を持たせることによりβにその一部あるいは全 部の役割を分担させることもできる。

【0051】図26は定電流値CCの具体的実施例の一 【0044】なお、図18一図20においてVccを印 30 つである。同図のように定電流源CC1は抵抗R,~ R.、NPNパイポーラトランジスQ_n,、Q_n,で構成さ れている。本実施例ではQn,のベースBn,の電圧は、バ イポーラトランジスタの電流増幅率が充分大きく、また エミツターベース間順方向電圧をV_B2とすると、V se(R,+R,)/R,の一定電圧となる。

【0052】したがつて、

 $i = [(V_{BE} \cdot (R_1 + R_1) / R_1) - V_{BE}] / R_1$ $= V_{se} \cdot R_1 / (R_1 \cdot R_4)$ の一定電流が流れる。Vit は製造条件の変動の影響を受 40 けにくいので安定な電流を出力できる。

【0053】本実施例は接地に向つて外部からiが流れ 込む形式であるため、図21のような回路の定電流源と して好適である。

【0054】図27はPNPパイポーラトランジスタを 用いて、定電流源を構成した実施例である。電圧、電流 の極性が図26と異なるのみで、動作は全く同一とな る。本実施例は電源電圧Vccからiが流れ出す形式で あるため、図22、図24、図25のような回路の定電 流源として好適である。

【0055】図28は図27のように電源電圧から電流

が流れ出す形式の定電流源をNPNパイポーラトランジ スタで実現した実施例である。本実施例では、Rix R₁、R₁、Q₁,の動作電流が定電流に加算される問題を 有するが、Qxxの電流増幅率を充分大きくすることによ り、その影響は無視できる。

【0056】本実施例によれば、Vccから電流が流れ 出す形式の定電流源を、作り易く、高性能のNPNバイ ポーラトランジスタを用いて実現できる。なお、本実施 例は、電流が流入、流出するいずれの形式としても使用 できる。

【0057】図29はこの特長を活かして、図23の回 路に上記定電流源を適用したものである。本実施例によ り、Vcont、Vcont'を同時に出力できる。

【0058】図30は、例えば図26の定電流源CC1 のように接地に向つて電流が流れ込む電流源CCと、P チヤネルMOSトランジスタT, LとT, L'から成るカレ ントミラー回路により、Vccから電流が流れ出す形成 の定電流源を実現した実施例である。 T, LとT, L'の寸 法を同一にすることにより、両者に流れる電流を等しく でき、CCの出力電流 i と同一値の電流を電源電圧Vc 20 cから外部に出力することができる。これを図22と同 様にNチヤネルMOSトランジスタTncに入力すること により、V сокт'を得ることができる。本実施例では、 T, とT, 'の寸法比を適当に選ぶことにより、CCの 電流値に対して、出力電流を任意に定めることができ

【0059】図31は、図30においてT,,とCCによ つて発生される電圧を、Vcoxtの電圧として供用したも 生することができ、図23と同様に両者の特性を整合性 30 よく制御できる特長を有する。

【0060】図32はMOSトランジスタを用いて、高 安定の定電流源を実現する実施例である。

【0061】同図で、T_{ne}, ~T_{ne}, はNチヤネルMOS トランジスタであり、Tuciは負、Tuciは正のしきい電 圧を有する。Tustのしきい電圧は正負のいずれでもよ い。R1~ R1,は抵抗、7は差動増幅器である。

【0062】ここで、 R₄₁、 R₄₂の値、およびT₈₄₁、

$$V_{i1} = V_{BE} (Q_{i1}) + I_{i1} \cdot R_{i1} + V_{BE} (Q_{i1}) - V_{BE} (Q_{i4})$$

 $CCTV_{BE}(Q_{SI}) \setminus V_{BE}(Q_{SI}) \setminus V_{BE}(Q_{SI})$ def れぞれバイポーラトランジスタQsi、Qsi、Qsiのベー ス・エミツタ間順方向電圧である。

 $I_{s_1} = \{V_{s_1}(Q_{s_1}) - V_{s_2}(Q_{s_4})\}/R_{s_4} \cdot \cdot \cdot (5)$

ここで、バイポーラトランジスタQ., とQ., のエミツタ 面積を適当に選ぶことによりバイポーラトランジスタQ

ssの電流密度をバイポーラトランジスタQs,のn倍に設 定すれば、

 $I_{51} = (1/R54)/(kT/q) \cdot l_{n}$...(6)

温度、qは電子の電荷である。(4)~(6)式より が成立する。(6)式で、kはポルツマン定数、Tは絶対

> $V_{11} = V_{12} (Q_{51}) + (R_{51}/R_{54}) \cdot (kT/q) \cdot l_{1} n +$ $V_{BE} (Q_{s_2}) - V_{BE} (Q_{s_4})$ · · · (7)

Txxxの寸法をそれぞれ等しく設定しておけば、Txxxx、 Txxxに流れる電流が互いに等しくなるように動作す る。したがつて、T₁₆2のゲート電圧V₁₁は、T₁₆₁とT ****のしきい電圧の差に等しい値の電圧となる。このし きい電圧の差の値は製造条件や使用条件によらず、ほぼ 一定に保たれる。

【0063】以上の回路において、Tinnのドレインお よびソース電流は等しいので、出力電流iは、

$$i = V_{14}/R_{41} \tag{3}$$

10 のように表わすことができる。したがつて、V., と同一 の特性を持つ電流出力が得られ、その値はRinによつて 任意に制御できる。

【0064】本実施例は、たとえば図31の電流源CC に用いるなど各実施例の定電流源として用いることによ り、高安定の特性制御が可能になる。

【0065】本実施例によれば、パイポートランジスタ を用いなくても回路を構成することが可能となるので、 MOSトランジスタで構成された集積回路に好適であ る。

【0066】図33は図21~図25および図30~図 31などの定電流として、さらに好適な実施例を示して いる。本実施例は、良く知られているバンドギヤップジ エネレータ回路を定電流源として応用したもので、特に 温度、電源電圧などの変動に対して高安定の電流を得る ことができる。

【0067】同図においてQ;,~ Q;,はバイポーラト ランジスタ、Rsi~ Rsiは抵抗で、所望の温度特性を もつ定電流 i を作ることができる。なお、i51は抵抗 R」を流れる電流、i52はパイポーラトランジスタQ 」、のコレクタ電流、i53はパイポーラトランジスタQ 51のコレクタ電流である。以下では、出力電流 i につい て説明する前に、まず本回路の内部電圧V=の値と温度依 存性につき説明する。なお、 以下では簡単のためバイ ポーラトランジスタのコレクタ電流に較べてベース電流 は無視できるものとし、コレクタ電流とエミツタ電流が ほぼ等しいものとして説明する。電圧V」は次式で表わ される。

[0068]

[0070]

第7式の右辺第3項、第4項はキヤンセルするので

が成立する。したがつてバイポーラトランジスタQ;,とQ;,のエミツタ電流密度が等しくなるように設計すると

 $V_{11} = V_{8E} (Q_{51}) + (R_{52}/R_{54}) \cdot (kT/q) \cdot l_{n} n$

が成立し、電気VIIの温度依存性は

$$(\partial V_{11}/\partial T) = (\partial V_{0E} (Q_{S1})/\partial T) + (R_{S2}/R_{S4}) \cdot (k/q) \cdot l_{0} n \cdots (9)$$

となる。よく知られているように、パイポーラトランジスタのベース・エミッタ電圧は負の温度依存性を持つ。したがつて(9)式より抵抗 R_{51} 、 R_{54} の比もしくは、パイポーラトランジスタ Q_{55} と Q_{54} のエミッタ電流密度の比nを変えることによつて、 $(\partial V_{11}/\partial T)$ を任意に設定できる。この温度係数を0にした時に得られる V_{11} の

$$i = V_{11}/R_{55}$$

のように表わすことができる。したがつて、 V_{11} と同一の特性を持つ電流出力が得られ、その値は R_{11} によって任意に制御できる。

【0072】本実施例を既に述べた各実施例の定電流源として用いれば、極めて高安定の制御が可能になる。

【0073】特に温度に関しては、目的に応じて、定電 20 源の温度係数を0、あるいは正もしくは負の任意の値に 設定し、これによつて回路の動作特性を任意に制御する ことができる。

【0074】また、本実施例の内部電圧V」は高安定の定電圧源として使用することもできる。このとき、定電流出力iが不要な場合はその出力端子をVccに接続すればよい。

【0·0 7 5】 V:, は例えば図20のV:,,,,'として用いることもでき、その場合には差動増巾器の温度特性を制御することができる。

【0076】これまでいくつかの具体的な実施例をあげ と、本発明による回路特性の制御法について述べてき た。これらの実施例は容易に実現することができるが集 積度を上げるために微細な素子で構成する場合には素子 の耐圧が低くなり、外部電圧Vccを素子に直接依頼す ることが困難となることもあり得る。又、外部電圧が変 動すると所望の特性を得ることが困難となることもあり 得る。そのような場合には、図4、図5、図16の実施 例のように、チップ内部で安定な電圧V₁を作り、これ をVccの代わりに用いればよい。このとき場合により Vccを印加しても問題のないところにはVccを印加 してもよい。そうすれば電圧Viを発生する電圧源の負 担が減少するのでより高安定にV。 を保つことができ る。図34は内部電圧V₁を用いた場合にその動作速度 を所望の値に制御するための一実施例を示している。こ こでは、図11に示したCMOSインバータを図21、 図22の回路で制御する場合を例にとり説明するが、こ れに限らず今まで述べた各種の実施例に応用できる。図 34ではpMOST,、とT,、nMOST,、とT,、はカ

/∂T)+(R,,,∕R,,) ı ···(9) 値が、シリコン半導体のバンドギヤップ電圧とほぼ等し

い1.2 V前後の値になることから、一般にバンドギヤ 10 ップジエネレータと呼ばれている。 【0071】以上の回路において、O.,のコレクタ無液

【0071】以上の回路において、Q.,のコレクタ電流とエミツタ電流はほぼ等しいので、出力電流 i は

... (10)

【0077】次に図4、図5、図34等のようにチップ 内部でVccより低い電圧を発生するのに好適な電圧変 30 換回路の実施例について述べる。

【0078】図35は、上記電圧変換回路の構成を示した一実施例である。ここでAは電圧変換回路、Fは定電圧発生回路、Gは増巾器である。定電圧発生回路Fは、外部電源電圧Vccより、定電圧Viを発生する。増巾器Gは上記電圧Vi、を増巾して、内部回路2もしくは制御回路の一部3Aに必要な電圧値Viを制御線5Iに出力する。ここで電圧Viは、定電圧回路Fと増巾器Gとによって様々な特性をもたせることができる。例えば温度依存性、外部電源電圧依存性を補償すれば、図34のような回路の出力振巾をVcc、温度によらずに一定とできるのでより高安定な動作が実現できる。本実施例によれば、定電圧回路の出力電圧Vi、を増巾器Gで所望の電圧値に増巾できる。そのため、定電圧回路の出力電圧Viの値を設定できる。

V₁の変動を帰還回路Hを通して帰還しているため、制 御線5 I より供給する電流が時間とともに高速に変化す る場合でも出力電圧VIの値を精度よく一定に保つこと ができる。

17

【0080】図37は、図35、図36の実施例におけ る定電圧発生回路Fの具体的な構成例を示したもので図 33に示した電流源においてバィポーラトランジスタQ 5. のコレクタをVccに接続した回路である。図37の 回路において出力電圧V」とその温度依存性は(8)、(9) 式で与えられる。抵抗の比もしくはパイポーラトランジ 10 スタの電流密度の比を変えることにより温度依存性を設 定できることは既にのべた通りである。本実施例を図3 5、図36に示した実施例の定電圧発生回路Fに用いる 場合には、後段の増幅器Gあるいは差動アンプGD、帰 還回路Hの温度特性に合わせ $\partial V_{11} / \partial T$ の値を設計す ることによつて、電圧変換回路Aの出力電圧VIの温度 依存性をゼロもしくは所望の値とすることができる。な お、図37の実施例においては、外部電圧Vccがバイ ポーラトランジスタのベース・エミツタ順方向電圧のほ ぼ2倍、約1.8Vを越えると電圧ViiはVccに依ら ずほぼ一定となる。したがつて本実施例を図35、図3 6に用いれば、温度依存性、外部電圧依存性のない出力 電圧Viを容易に得ることができる。

【0081】ところで、これまで説明してきた実施例の ような、同一半導体基板中に定電圧回路Fとその他の回 路とを同時に形成するときには、両者に用いるトランジ スタをMOSトランジスタ、もしくはバイポーラトラン ジスタの一種類に統一した方がプロセスエ程が簡略化で き、製造コストの低減が可能となる場合がある。したが つて定電圧回路Fとして、図37の実施例のようにバイ ポーラトランジスタを用いたものではなく、MOSトラ ンジスタを用いたものが望ましいことがある。その場合 には、例えば、図32においてMOSトランジスタT ***,のドレインをVccとした回路のV..を用いてもよ

$$V_1$$
, = $R_{12} \cdot V_1 / (R_{11} + R_{12})$

が出力され、図36の差動増巾器に入力される。したが つて、定電圧回路Fの出力電圧をV」、制御線5Iに出

$$V_{11} = R_{8} \cdot V_{10} / (R_{81} + R_{8})$$

を満たすように抵抗 R_{II} 、 R_{II} を設計すれば $V_{I} = V_{II}$ 。 で $V_{11} = V_{11}$ となり制御線5Iの電圧は所望の電圧 V_{10} 40 で安定する。ここで、定電圧回路Fの出力電圧Vィィを前 記のように温度依存性がゼロになるよう設計すれば、上 記電圧Vε。の温度依存性もほぼゼロとすることができ る。

【0087】なお、必要に応じてVi。に所望の温度依存 性をもたせることが可能なのはもちろんである。

$$V_{ii} = (R_{ii} / (R_{ii} + R_{ii})) \cdot (V_i - V_{be} (Qg1)) \cdots (13)$$

$$V_{11} = (R_{11} / (R_{11} + R_{11})) \cdot (V_{10} - V_{8E} (Qg1)) \cdots (14) \ge$$

なるので、(14)式を満たすよう抵抗 R,1、R,2の値を決 めればよい。ただし、この場合は(14)式より明らかなよ 50 いし、あるいは、

OGUEY, Journal of Solid-State Circuit, VO L. SC-15, Jun. '80

18

もしくは

BLAUSHILD, Journal of Solid-State Circuit, VOL. SC-13, Dec. '78

に記載の定電圧発生回路などを用いればよい。

【0082】図38は、図36における差動増巾回路G Dの具体的な実施例である。

【0083】図38においては、端子1,に定電圧回路 Fの出力電圧V.,が、端子 I,に帰還回路の出力電圧V 1.が印加される。本実施例では、端子 I, 、 I, がバイ ポーラトランジスタのベース電極であるため、ゲインが 高く電圧V₁の変動を小さく押えることができる。な お、図6におけるPチヤネルMOSトランジスタを図7 のように抵抗で代用することもできる。この抵抗は、バ イポーラトランジスタのベース拡散層で構成することが できるため、パイポーラトランジスタのコレクタ用の不 純物層内に形成することができる。したがつて回路のレ 20 イアウト面積を低減できる。

【0084】なお、図38、図39の差動アンプの電流 源としては様々な回路を考えることができるが、図4 0、図41のように1個のMOSトランジスタで実現す ることも可能である。ここでMOSトランジスタ T...、T...のゲートをI.に接続した。V...は前記の ようにVccに対して一定値となるのでこのようにする とVcck対してアンプの電流を一定に保つことができ る。さらにアンプの特性を安定に制御する必要がある場 合には、図18~図20に示したような回路を用いて種 々の制御を行なうこともできる。

【0085】図42は、図36における帰還回路Hの具 体的な実施例を示したものである。

【0086】図42においては、制御線5Iの電圧V に対して、出力端子 I, には、

カしたい所望の電圧をVioとして

【0088】図43は、図36における帰還回路Hの他 の実施例を示したものである。図43の実施例において は、制御線5Iを直接抵抗に接続せず、バイポーラトラ ンジスタQg1のベース電極に接続した。したがつてバ イポーラトランジスタQg1によつて電流が増巾される ため、図42よりさらに高速動作が実現できる。またG Dの負荷電流も軽減できる。図43においては(11)式、 (12)式は各々

うに、

生電圧V₁を一定値V₁。に保ち、VccがV_{ce}を起える

とVccの上昇にともなつて上昇するようにした。この

ように V ε ε 以上に V с с を上昇させると V, も上昇する

ので、エージングテスト時にはVccをVィょ以上に上げ

できる。そのために有効なエージングテストを行なうこ

【0091】図45は、図44に示した電圧特性を実現

するための具体的な実施例を示したものである。図45

における定電圧回路 f は、図37の実施例において出力

段」のバイポーラトランジスタのコレクタと端子Dの間

に抵抗R・・・・を挿入したものであり、差動増巾器GDと

【0092】また、バイポーラトランジスタQ,,,のコ

し、上記パイポーラトランジスタQ、、のエミツタを制

御線5 I に、コレクタを V c c に接続した。本回路にお

いては、外部電源電圧Vccが、出力電圧V゚の安定点

Viaに達した後、バイポーラトランジスタQiiiがオン

するまではV,はV,,に等しく一定で、バイポーラトラ ンジスタQ、、がオンした後は出力電圧はVccととも

に上昇する。 バイポーラトランジスタQ:::がオンする

帰還回路Hとは図36と同様に接続した。

 $V_{11} = ((R_{11} + R_{12}) / R_{12}) \cdot V_{10} + V_{10} + (Q_{11}) \cdots (15)$

となるため、(15)式第2項のために電圧V.。の温度依存 性は、電圧Viiの温度依存性と一致しない。この場合に

> $\partial V_{i,i} / \partial T = ((R_{i,i} + R_{i,i}) / R_{i,i}) \cdot (\partial V_{i,i} / \partial T)$ $+ \partial V_{BE} (Q_{1}) / \partial T$ · · · (16)

は(15)式より、

とができる。

となるので、所望の V_{io} 、 $\partial V_{io} / \partial T$ に応じて(15)、 (16)を満たすように設計すればよく、 $\partial V_{lo}/\partial T$ をゼ 口とすることもできるのはもちろんである。

【0089】さて、以上のような回路を用いると電源電 $\mathbf{E}(Vcc)$ が過大になつたとしても、出力電圧をVc10るとチツプ内の回路に V_{10} より高い電圧を加えることが cより低い一定値にできるので徴細な素子を破壊から防 ることができるという利点がある。ところが反面、有効 なエージングテストを実施するには必ずしも適さない場 合がある。

【0090】通常の集積回路では、最終製造工程の後 に、通常動作で用いられる電圧より高い電圧を故意に回 路内の各トランジスタに印加し、ゲート酸化膜不良など でもともと故障の発生し易いトランジスタを初期に見つ けるエージンダテストを実施し、信頼性を保証してい る。このエージングテストにより不良の発見率を向上さ 20 レクタをパイポーラトランジスタQ...のベースに接続 せるには、正常な素子が破壊するよりわずかに低い電圧 を各素子に印加する必要がある。ところが、上記のよう にチップ内部の電圧変換回路を介して一定の電源電圧を 供給するように構成された集積回路チップでは、内部回 路に十分なエージング電圧が加わらない恐れがある。そ の場合には、図44に示したように、電圧変換回路で発 生する電圧Vィを、外部電源電圧Vccが過剰に大きく なったときに上昇するように設計すればよい。図44で は、外部電源電圧VccがVclからVciまでは、内部発

$$V_{ce} = V_{io} + V_{be} (Q_{ii}) + R_{ii} \cdot i_{ii}$$

ここで電流 i 」は抵抗 R 」」を流れる電流で次式を満た す。

[0094]

[0093]

点Vckは次式で与えられる。

... (17)

· · · (18)

よつて、

 $V_{ce} = V_{i0} + V_{be} (Q_{i12}) + (R_{i11} / R_{i12}) V_{ii} \cdots (19)$

であり、Vcx以上にVccが上昇するとViは次式に従 [0095] つて上昇する。

 $i_{ij} = V_{ij} / R_{ij}$

$$V_{1} = V c c - R_{111} \cdot i_{11} - V_{8E} (Q_{111})$$

$$= V c c - (R_{111} / R_{111}) \cdot V_{11} - V_{8E} (Q_{111}) \cdots (20)$$

以上のように本実施例によれば、外部電圧 $V c c \acute{n} V_{c\epsilon}$ 40 【0 0 9 6】ところで、 $V_{c\epsilon}$ の温度依存性をゼロと設 をこえると電圧 V, が V c c にともない上昇するため、 計したときのVcェの温度依存性は、(19)式より エージングテストを有効に行なうことができる。

$$\partial V_{c\epsilon} / \partial T = (\partial V_{i\epsilon} / \partial T) + (\partial V_{c\epsilon} (Q_{ii}) / \partial T) + (R_{iii} / R_{ii}) \cdot (\partial V_{ii} / \partial T) \cdots (21)$$

一方、Vcc > VceでのViの温度依存性は

$$\partial V_{1}/\partial T = (R_{111}/R_{112}) \cdot (\partial V_{11}/\partial T) - (\partial V_{11}(Q_{112})/\partial T) \cdots (22)$$

となる。ここで帰還回路Hに図42の回路を用いたとき Vcc 〉 Vcfで、 は(12)式より ($\partial V_{II}/\partial T$) = 0 ゆえ $\partial V_{E} / \partial T = \partial V_{BE} (Q_{III}) / \partial T$ $\partial V_{ce} / \partial T = \partial V_{be} (Q_{ii}) / \partial T$ 50 となる。

【0097】通常Ⅴεξの温度依存性は約一2mⅤ/℃な のでV_cの温度依存性及びV_c >V c c でのV₁の温度 依存性は非常に小さい。又、帰還回路Hに図43の実施 例を用いた場合は、 $(\partial V_{i,\bullet}/\partial T) = 0$ としたとき

に、(14)式より
$$\partial V_{11}/\partial T = -(R_{12}/(R_{11}+R_{12})) \cdot (\partial V_{11}$$
 (Q,1) $/\partial T$) となるので、(21)、(22)式より

$$\partial V_{ce} / \partial T = (\partial V_{be} (Q_{112}) / \partial T) - ((R_{112} \cdot R_{52}) / ((R_{112} (R_{51} + R_{52}))) \cdot (\partial V_{be} (Q_{51}) / \partial T) \cdots (23-A)$$

Vcc > Vce T

$$\partial V_{1} / \partial T = (R_{11} \cdot R_{1}) / ((R_{11} (R_{1} + R_{1})) \cdot (\partial V_{1} (Q_{1}) / \partial T) - (\partial V_{1} (Q_{11}) / \partial T) \cdots (23-B)$$

となる。ここで(15)、(19)式より、(R₁₁₁/R₁₁₂)・

$$((R_{11}, (R_{11} + R_{11})))$$
を η とおくと

$$V_{cE} = V_{10} + V_{BE} (Q_{112}) + (R_{111}/R_{112}) \cdot (R_{11}/(R_{112}) \cdot (R_{11}/(R_{112}) \cdot (V_{10} - V_{BE} (Q_{11})))$$

$$= (1 + \eta) \cdot V_{10} + V_{BE} (Q_{112}) - \eta \cdot V_{BE} (Q_{11}) \cdot \cdots (23-C)$$

が成立する。したがつて例えば $V_{c\,\epsilon}=6~V~,~V_{i\,\bullet}=4~V~$ としたときには、 $V_{\text{BE}}(Q_{\text{FI}}) = V_{\text{BE}}(Q_{\text{FI}}) = 0$. 8 Vとして $\eta = (3/8)$ となり(23-A)、(23-B)より $\partial V_{c_{\ell}} / \partial T$ 及び $V c c > V_{c_{\ell}}$ での $\partial V_{\ell} / \partial T$ は各々約 -1. 25mV/℃及び約+1. 25mV/℃となるの で帰還回路Hに図43の回路を用いた場合でもVcgの温 度依存性及びV c c>VceでのVeの温度依存性は非常に 小さい。さらに図43の回路を用いたときに、Vcgの値 をV」。のほぼ2倍近傍にとることによつてV。。の温度依 存性とVcc>VccでのVcの温度依存性も同時にほぼゼ 口とすることができる。すなわち、V_{IE} (Q_{III}) とV $_{\text{LE}}$ (Q,1) がほぼ等しいとすると (23- C)より $\eta = 1$ の とき $V_{BE} = 2 V_{IB}$ となり、(∂V_{BE} (Q_{II}) / ∂T) $= (\partial V_{BE} (Q_{112}) / \partial T) \ge UTU(23-A) \le 0$ $(\partial V_{ce}/\partial T) = 0$ となる。又、(23-B)よりVcc V_{c} で ($\partial V_{i}/\partial T$) = 0となる。以上述べてきたよ うに、帰還回路Hに図42の回路を用いたときも図43 の回路を用いたときにも図44の電圧特性をほとんど温 度変動なく実現することができ、V c cくVc での通常 動作領域においてもVcc〉 Vィҝ におけるエージングテ ストの領域においても温度依存性のはとんどない電圧V 」を発生でき、内部回路群を安定に動作させることがで

存性をもたせることももちろん可能である。さらに、エ ージングテスト領域の温度依存性をVioと独立に設定す

$$V_{1}' = V c c - V_{11} (Q_{121})$$

る必要のあるときには、図37のようにQiiiのコレク タをVccに接続しKのパイアス用にR111と所望の温 度依存性をもつ電流源をFとは別に設ければよい。

【0099】図45においてはVcc>VcEにおいて電 圧V₁を上昇させるためバイポーラトランジスタQ₁₁を 用いた。しかし、nMOSトランジスタでQu,を置き 換え上記nMOSトランジスタのゲートを端子Kに、ド レインをVccにソースをEに接続して構成することも 可能なのはもちろんである。このとき端子KはnMOS トランジスタのゲートに接続されるので電流を供給する 必要はない。したがつて、定電圧発生回路の設計が容易 にできる。

【0100】以上述べてきた実施例によれば、所望の温 30 度依存性をもち、所望の範囲で外部電源電圧にもよらな い安定した電圧を制御線5Iより供給することができ る。したがつて、同一チップ内の回路を安定に動作させ ることができる。しかし、制御線5 I より供給される電 流が特に大きい場合などにおいては、電圧の変動を防ぐ ために電圧変換回路Aに電流増巾用のパッフア回路を加 えてパッフア回路の出力5 I'を制御線として用いれば

【0101】図46は上記バッフア回路の一実施例を示 したものでC₁₁₁、 C₁₁₁は端子Ns、制御線5I'の電 【0098】前記したようにVioに必要に応じて温度依 40 位変動を小さくするためのキヤパシタである。図46に おいて5 I'の電圧V'は、

$$(V C C \langle V_1 + V_{BE} (Q_{111})) \cdots (24)$$

$$V_{\text{N}} = V_{\text{I}} + V_{\text{BE}} (Q_{\text{III}}) - V_{\text{BE}} (Q_{\text{III}}) (V c c > V_{\text{I}} + V_{\text{BE}} (Q_{\text{III}}))$$

· · · (25)

と表わされる。

 $V c c \geq V_1 + V_{1E} (Q_{111})$... (26)

の領域では V_1 'は V_1 とはば等しくなる。 V_1 の発生回路 50 に前述の実施例を用いることにより V_1 'の温度依存性も

もしくは

制御することができる。本回路では5 I'はバイポーラトランジスタのエミツタに接続されているため、制御線5 I'より大きな電流を供給できる。すなわち回路へ供給する電流が大きい場合にも電圧V,'を安定に保つことができる。

 $V c c \ge V_1 + V_{TH} (Q_{1,2})$

の領域においてV」はほぼV」と等しくなる。

【0104】MOSトランジスタのしきい電圧は容易にコントロールできるので、本実施例ではVccの低いうちから V_i 'を V_i と等しくして出力電圧 V_i 'の安定化を図ることができる。

【0105】上記した2つの実施例では、電圧V、と、バ ッフア回路の出力電圧Vi、が等しくなる外部電圧の範囲 が、(26)式、(27)式で表わされるようにバイポーラトラ ンジスタのベース・エミツタ間の順方向電圧もしくはM OSトランジスタのしきい電圧によつて制限されてしま う。したがつて例えば、外部電圧Vccが4V以上にお いて電圧変換回路の出力電圧Viが4Vで一定になるよ うに設計したとしても、図46のパッフアの出力電圧V ,'は、Vccが約4.8V以上にならないと4V一定と 20 ならない。そのため外部電圧Vccに対する内部回路の 動作マージンを狭めてしまうこともあり得る。そのよう な場合には、図48に示したようなバッフア回路を用い ればよい。図48は、5I'をPチヤネルMOSトラン ジスタM141のドレインに接続し、該MOSトランジ スタのソースを外部電源Vccに接続して、ゲートG1 41を差動アンプ〇の出力電圧で制御するようにしたも のである。ここで、差動アンプの入力端子には、それぞ れ電圧変換回路Aの出力電圧V、と、本バツフア回路の 出力電圧V₁'を入力した。ここでキヤパシタC₁₄₁は出 力電圧 V₁'の変動を押えるためのものである。 本構成 によれば上記差動アンプによつて出力電圧V₁'は、電圧 V₁に等しい値に保たれる。したがつて図46、図47 の実施例とは異なり、出力電圧V1を外部電圧Vccに よらず電圧V、に等しくすることができるので外部電圧 Vccの広い範囲で安定な電圧を得ることができる。

【0106】図49は、図48の具体的な回路構成の一例を示したものである。図49において端子P、/Pには各々逆相の信号を印加する。以下では、信号Pが高レベル、/Pが低レベルにある場合について回路動作を説 40明するが、信号Pが低レベル、/Pが高レベルにある場合でも同様である。また、本実施例の説明については、Vcce5V、 V_1 を4Vとして説明するが、他の電圧関係にあるときにも同様である。また、簡単のためバイポーラトランジスタのベース・エミツタ電圧は0.8Vであるとして説明する。 V_1 が4Vのとき、バイポーラトランジスタ Q_1 51の電位 V_2 151は1.6Vとなる。このとき、端子5I'の電位 V_1 1は4V、バイポーラトランジスタ Q_1 51の電位 V_1 1は4V、バイポーラトランジスタ Q_1 51の電位 V_1 1151は1.6Vとなる。ここで V_1 1が低下すると V_1 151も低下し、バイポ 50

【0103】図47は図46のパイポーラトランジスタをMOSトランジスタでおきかえた例である。本実施例では $V_{\text{T.B.}}$ ($M_{\text{L.D.}}$)をMOSトランジスタのしきい電圧として

... (27)

ーラトランジスタQ」saのコレクタ電流は減少する。一 方、パイポーラトランジスタQisiのコレクタ電流は増 加するため、抵抗R」、」を流れる電流が増加する。その 結果MOSトランジスタM, ,, のゲートV, ,, ,, が低下す る。よつてMOSトランジスタM、、のドレイン電流が 増加してV₁'が上昇して4Vに回復する。逆に、V₁'が 上昇するとⅤω、、が上昇し、MOSトランジスタM。、 がオフしてV。'は下降し4Vに回復する。なお、ここで バイポーラトランジスタQ₁₅₃のコレクタとVccの間 にダイオードD:s:~ D:s:が直列に接続されているた めコレクタ電位は2.6 Vより下がることはない。-方、ベース電位Vaisiは1.6Vであるためバイポーラ トランジスタQ」、このベース電位は常にコレクタ電位よ り低い。よつてバイポーラトランジスタQ、、が飽和す ることはない。バイポーラトランジスタQisiのベース 電位はV₁'-2. 4 V、コレクタ電位はV c c-2。4 Vであり、 通常ViはVccより低いゆえQisiも飽和 することはない。ところで制御線 5 I'に接続される回 路が待期状態にあるときには、5 1'より流れる電流は 少なくほば一定である場合が多い。このときにはアンプ に流れる電流をへらしても、Viを一定に保つことがで き、電流をへらすことにより消費電力を低く押えること ができる。そのためには、抵抗 R: :: の抵抗値を R: :: よ り大きくし、MOSトランジスタM₁₅₁、 M₁₅₄、 M issのゲート巾を各々 Miss、 Miss、 Missより大き く設定し、かつ5 I'に接続される回路が待期状態にあ るときは端子P、/Pの電位を各々低レベル、高レベル に切りかえればよい。

【0107】なお、図35~図49で述べてきた電圧発生回路の出力 V_1 又は V_1 'を図34の電源など以外に図7~図10の V_{corr} として用いることもできる。前述したように、図35~図49の実施例によれば、 V_1 、 V_1 'の、外部電圧 V_1 C C 、温度による変動を制御できるので図7~図10の回路特性を V_1 C C 、温度について一定に保つことができる。したがつて、製造条件の変動にくらべて特に V_1 C C 又は温度変動が問題となるときには有効である。

【0108】これまで、回路動作を制御する具体的な方法について述べてきたが、このうち内部回路の特性を検出して制御する手段としては、図48のように電圧値を検出するものを中心に述べたきた。しかし、場合によつては次のように信号の位相差を検出して制御する方法も使うことができる。

【0109】図50は、図2の構成による具体的実施例

を示している。本実施例では、回路2内の所定の2つの パルスφ1、φ2の位相時間差Δtを検出し、これに応 じ2の動作を制御し その動作速度を一定に保つ例である。

【0110】同図でF/Fはセット・リセット形のフリップフロップであり、 ϕ 1と ϕ 2の時間差 Δ 1に等しいパルス幅の信号 ϕ 1を出力する。 SW_i 、SWR、SWSはスイッチ、 C_i 、 C_i は容量、 V_{EF} は参照用の基準電圧である。以下、本回路の動作を同図(B)を参照しながら説明する。

【0111】まず、φ1が入力されるとφ1が出力され る。これによりSW,がオンとなり、容量C,が定電流i で充電されC₁の端子31の電圧は徐々に上昇する。Δ1 時間経過後にゆ2が入力されると、 øIは低電位になり、 SW₁はオフになる。したがつて、31の電圧V₁₁は∆1 に比例した電圧となる。この電圧はφsが入力されてS W。がオンになると容量C。に取り込まれる。ここで、C 、〉C。のようにしておけば、32の電圧はV。、にほぼ等 しくなる。一方、C₁はφRによつてSW₄がオンとなる ため、0 Vに放電され、次の動作に備える。C₁に取り 込まれたVitは、増幅器7によつて参照用電圧Vitteと 比較され、その差に応じた電圧を5に出力し、これによ り2の動作特性を制御する。2の回路は、図7~図20 の如き回路で構成され、その動作特性が5の電圧によつ て変化するようになつており、最終的にはVierとVie の値が等しくなるように制御される。 この結果、2の 回路特性は一定に保たれる。

【0112】本実施例では、2の動作特性を直接検知してその特性を制御するので、予め考慮した変動要因以外によつて特性が変化してもそれに応答することが可能で 30あり、極めて精度よくその特性を制御できる。本実施例のV_{EEF}、iは、制御精度を支配するため、高安定の必要があるが、V_{EEF}としては、図32、図37の実施例が使用可能でありまた、iとしては、図26~図33の各実施例が使用可能である。

【0113】なお、ここでは、回路2の動作特性を φ 1、φ2の時間差で検知したが、その他の例えば動作電 流量を検知して特性を制御することなども考えられる。 【0114】図51は 図3の実施例に図50の実施例

【0114】図51は、図3の実施例に図50の実施例を適用したものである。本実施例においては、2を構成 40 する内部回路2'の一部で2のダミーとして4を構成し、その出力φ1'、φ2'で動作特性を図50と同様の方法で検知し、2の動作特性を制御する。2'としては図7のようなインバータを用いてリンダオシレータを形成してもよいしその他目的に応じて様々な回路形式を選ぶことができる。

【0115】本実施例においても図50と同様の効果が得られる。

【0116】なお、これまで述べてきた実施例のうち、 図12のようにバイポーラトランジスタのベースとコレ 50

クタ電流を同一の電源より供給する場合には、バイポーラトランジスタのコレクタ抵抗による電圧降下のために、ベース電位よりコレクタ電位が一時的に低下してバイポーラトランジスタが飽和する恐れのある場合があり得る。このときには、図52のように、コレクタ端子を2ケ所設けて、C1をバイポーラトランジスタのコレクタでの電位として使用し、ベース電流を供給するMOSトランジスタをC2に接続すればよい。このようにするとバイポーラトランジスタの本来のコレクタC0の電位より、第2のコレクタ電極の電位は低いので、これとMOSトランジスタを通じて接続されたベースの電位はコレクタC0の電位より高くなることがない。したがつてバイポーラトランジスタの飽和を効果的に防止することができる。本実施例は図12に限らず用いることができる。

【0117】図53は、上述した各実施例をDRAMに適用した具体的実施例である。

【0118】同図でMAはメモリセルアレーであり、メ モリセルMCが2次元的に配置されている。PCはデー タ線プリチヤージ回路、SAはメモリセルからデータ線 に出力される徴少信号を増幅するセンスアンプであり、 P、N両チヤネルMOSトランジスタで構成される。A Bはアドレス入力Ainを内部信号は変換するアドレス パツフア回路、X-Dec&.、Y-Dec&Driv. は、それぞれXデコーダ・ドライバ、Yデコーダ・ドラ イバである。DPはメモリの動作の待機時のデータ線プ リチヤージ電圧発生回路、SAD、/SADはセンスア ンプSAの駆動回路、WCはデータ入力信号Dinを書 き込み信号WEの指示によつてメモリセルに書き込むた めの書き込み制御回路、周辺回路は各回路の動作に必要 なパルス信号を外部入力CEに応じて発生する回路、M AはI/O線上の読み出し信号を増幅するメインアンプ であり、ここでは図19に示した実施例を適用してい る。3は製造条件、使用条件などの変動に応じた信号を 5に出力し、これにより、各回路の動作を制御し、特性 を安定化する。各回路は3の出力5によつて制御できる ように、図7~図20のような回路で構成する。

【0119】本回路の動作は、CEが入力されるとメモリ動作が開始され、AinがABによつて増幅されX一Dec、Y一Decに信号を供給する。その信号に応じてXーDec&Drivによつて1本のワード線Wが選択されるとメモリセル内のCsに蓄えられた情報電荷がデータ線に出力される。その結果データ線上に徴小信号が現われ、SAにより増幅される。Y一Dec&Driv.によつて選択されたデータ線信号がI/O、/I/Oに出力される。この信号はMAによつて増幅され、Doutとして外部に出力される。書き込み動作はWCを介して、上記と逆の経路によりメモリセルに信号が書き込まれる。

【0120】以上のような構成において種々の目的の制

御が可能である。

【0121】まず、回路全体の動作速度あるいは信頼度特性などを一定に保つ制御法があるが、これについては、既にいくつかの実施例で説明したように、制御回路3で、製造条件や使用条件に応じて、制御対象となる各々の回路に合致した信号を5に出力し、それぞれ制御すればよい。

【0122】次に個々の回路毎に目的に応じて制御する 方法が考えられる。特にDRAMではメモリセルアレー 部は最も徴細な素子を用いて構成されるため、他に比べ 10 素子耐圧が低く、信頼度の低下の問題を生じ易い。した がつて、メモリセルアレー部は高信頼化、その他の回路 は動作速度との安定化を目的にした制御が考えられる。 動作速度を一定に保つ方法は既にいくつか述べた実施例 に従えばよい。メモリセルアレー部の制御法については いくつか考えられる。まず、メモリセル内のCSの絶縁 膜厚の電界を一定に保つ方法がある。情報電荷Qsを大 きくして安定に動作するためにはCsは大きい程よく、 より小さい面積で大きいCsを実現するために、その誘 電体としての絶縁膜の厚さtoxsを半導体チツプ内で 20 最も薄くするのが一般的であり、Сѕの絶縁耐圧がチツ プ内で最も低くなるからである。この電界Eoxsを一 定に保つて信頼度を補償するためには、絶縁膜のばらつ きに応じて、SAD、DP, WCなどの出力電圧を制御 して、СSに書き込まれる電圧VSを制御すればよい。 このとき、情報電荷量Qsは次のように表わされる。

 $[0 \ 1 \ 2 \ 3] \ Q \ s = C \ s \cdot V \ s$

 $= (\epsilon \circ x s \cdot A \circ x s / t \circ x s) V s$

 $= \varepsilon \circ x \circ A \circ x \circ E \circ x \circ$

ここで ϵ o x s は誘電率、A o x s は C s の面積である。

【0124】したがつて、Eoxsを一定に保てばQsも一定に保たれ、信頼度が向上すると共に、動作も安定化する。また、温度が高くなると、MC内の拡散層リーク電流が増加するので、安定動作に必要な最小情報電荷量も大きくする必要がある。したがつて、温度が高くなるにつれて、Qs、すなわち、Eoxsを大きくして、信頼度をさらに向上させる制御法もある。

【0125】この場合、温度上昇とともにMOSトランジスのgmが下がるのでデータ線充放電電流のピーク値 40をそればど大きくせずに制御できる。

【0126】次にメモリセルのMOSトランジスタに着目した制御法がある。このMOSトランジスタはチップ内で最も微細でその絶縁破壊耐圧、ホットキヤリア耐圧が他に比べて低くなる場合が多いためである。MOSトランジスタの各種耐圧はゲート長Lgが短かく、ゲート絶縁膜厚Toxが薄くなる程低下する。したがつて、Lgが短かく、Toxが薄くなるにつれてワード線、データ線などの印加電圧を小さくするとよい。印加電圧の制御は前に述べたと同様にして行なうことができる。ま50 にたがつることになる。したがつて、L表もでは、25 には次のようにしてその消費電力を低減することも可能である。すなわち、図3 7、図45に示した定電圧回路Fでは、出力電圧25 に

た、前に述べたように温度が下がるとホットキャリア耐圧も低くなる。したがつて、温度が下がるとワード電圧、データ線電圧などを下げるようにすればよい。これにより、安定で高信頼の特性を得ることができる。 またここで述べた制御法に上述した Cs に着目した制御法を組み合わせることも可能である。

【0127】以上、説明した実施例によれば、DRAMの動作を種々の目的に応じて制御することができる。なお、前述したようにDRAMでは高集積化を進めるため、微細な素子を使う必要がある。現在は、電源電圧Vccとして5Vを用いているが、今後、4M、16Mビットと高集積化を進めるには素子の耐圧の低下から考えて5Vを直接微細化された素子に印加するのは困難となると予想される。 しかし、Vccを5Vより下げるのは、従来のDRAMとの互換性から考えてユーザーに負担をかけるので好ましくない。そこで、DRAMにおいても図4、図5などのように制御回路によりVccより低い電圧を発生させて微細素子を保護した上で、各種の制御を行なうことができる。

〕【0128】図54は上記のような電源回路を含んで構成した制御回路の一実施例である。

【0129】図54において、511'は、アドレスバ ッフア・デコーダ、クロツクドライバなどの周辺回路に Vccより低い電圧V、を供給するための制御線、5 I 2はワードドライバにV.'より高い電圧Vcgを供給する ための制御線、5I3Hおよび5I3Lは、センスアン プSAの駆動回路SAD、/SADを制御するための制 御線である。なお、ここでは省略するが、図54におい て制御回路3にはその他必要な制御回路を含んで構成す 30 るのはもちろんである。図54は、安定でエージングテ ストに適した基準電圧を発生するための定電圧発生回路 F、パイポーラトランジスタQiii、比較器GD、帰還 回路Hと、基準電圧VIを基に、アドレスパツフア、デ コーダ、クロツクドライバ等にVccより低いV, 'を供 給するための比較器OとMOSトランジスタM、、、さ らにワードドライバ等にV₁'より高い電圧V₆ を供給す るための動作時用高電圧発生回路HOP、 待期時用高 電圧発生回路Vst及びデータ線電圧Voとデータ線充 電電流をコントロールする駆動回路DRV、DRV'よ り成る。本構成によれば、V゚、'はV゚と等しく、又、V cgやVoもV'さ基に決まるため、DRAM内の内部電 圧をすべてV」で制御できることになる。したがつて、 前記の実施例によりメモリセルアレー周辺回路ともに温 度およびVccの変動による特性変化を受けることが少 なく非常に動作の安定したDRAMを実現することがで きる。又、エージングテストを有効に行なえることはも ちろんである。なお、図54の定電圧回路Fに図37、 図45の実施例を用いたときには次のようにしてその消 費電力を低減することも可能である。すなわち、図3

(15)式のように抵抗の比で決まる。また、エージング電圧特性も(20)式のように抵抗の比によつて決まる。そのため抵抗の絶対値によつて特性が変化することがなく製造ばらつきの影響を受けることも少ない。したがつて抵抗い絶対値を一律に Z 倍(Z>0)することによつて抵抗比は不変のまま電流のみを所望の値に設定することができる。電流値を小さくすると場合によつては同一半導体基板上の他の回路からのノイズなどの影響を受けやすくなることもありえるが、その場合には、本基準電圧発生回路下を含む半導体装置が動作状態にあるときには基準 10電圧発生回路下に流れる電流を多くしてノイズなどによる電圧変動を防止し、待機状態にあるときには電流を低減して消費電力を低減すればよい。図55、図56はそのための具体的な実施例である。

【0130】図55においては、基準電圧発生回路Fの 正電源端子Dと、外部電源Vccの間にpMOSトラン ジスタを設けてある。また、図56においては基準電圧 発生回路下の接地端子と、接地電源の間にnMOSトラ ンジスタを設けてある。これらの実施例によれば、pM OSトランジスタTM200あるいはnMOSトランジ 20 スタTM210のゲート電圧を変えることにより、基準 電圧発生回路Fの電流値を容易に制御することができ る。例えば、図55の実施例では、ゲート端子200の 電位を下げるとpMOSトランジスタM200の抵抗値 が下がり基準電圧発生回路Fに流れる電流が増加する。 また、ゲート端子200の電位を上げるとpMOSトラ ンジスタM200の抵抗値が上がり基準電圧発生回路F に流れる電流が減少する。したがって、図55の実施例 によれば基準電圧発生回路Fを含む半導体装置が動作状 態にあるときには端子200の電位を下げて、待機状態 にあるときには端子200の電位を上げてやれば、動作 時にはノイズなどによつて電圧値が変動することを防止 し、待機時には電流を少なくして消費電力を低減するこ とができる。図56の実施例においても、半導体装置の 動作時には端子210の電位を上げ、待機時には端子2 10の電位を下げることにより同様の効果を得ることが できる。図56の実施例では、nMOSトランジスタを 使用しているため、図55の実施例におけるpMOSト ランジスタよりゲート巾の小さいものを使うことがで き、回路の占有面積を低減することができる。なお、図 55、図56のように、電源と基準電圧発生回路Fとの 間にMOSトランジスタを挿入すると、MOSトランジ スタのソースドレイン間の抵抗によつて基準電圧発生回 路に印加される正味の電圧が減少する。しかし、図37 あるいは図45の回路の出力電圧V」は、(15)式のよう に電源電圧に依存せずほば一定値を保つため、電圧特性 を変えることなく電流を制御することができる。

【0131】図54の制御線5I'を電源として動作するアドレスパッフア、デコーダ、クロツクドライバ等の 駆動回路としては、図9から図17に示したような実施 50

例においてVccをV,'としたものを用いればよい。 又、必要に応じて図7、図8のV。。」でをV, 'としてもよ い。なお、図7から図17では、デコーダなどに使うN AND回路などの論理回路を省略したが、例えば図11 でDRIVの部分をNANDにおきかえるなどして容易 に実現できる。ところで、負荷容量の大きいところには BiCMOS回路を用いることにより高速化を図ること ができるが、その場合に図8、図12等でバイポーラト ランジスタQ₁₁の耐圧が十分ある場合にはコレクタをV c c のままとしてもよい。そのときには、コレタタ電流 はVccより供給されるので、充電電流の大部分はVc cより流れてV」はベース電流のみを供給すればよい。 コレクタ電位はバイポーラトランジスタが飽和しない範 囲であれば回路特性に余り影響ないためこのようにする と回路特性を安定に保つたまま、V₁'の供給電流を低減 できる。これにより V, ' をさらに安定に保つことができ る。

【0132】さらに、外部入力信号が直接印加されるアドレスパツフアの初段等は、外部入力信号の振幅が不十分な場合には貫通電流が大きくこの部分の電源を V_1 とすると V_1 'の電流が増加して V_1 'を安定に保つことが困難となる場合もある。その場合には、初段のみをVccで動作させることも可能である。

【0133】次に、図57においてデータ線の充放電を 制御するための一実施例について述べる。

【0134】 DRAMではデータ対線をメモリセル(1ケ のMOSTと1ケのキヤパシタで構成されるメモリセル などの例がある)の読み出し情報に応じて、pMOSと nMOSで形成されたよく知られたセンスアンプで充放 電することが行われる。このときメモリセルのキャパシ タに蓄えられる電荷量Qcはデータ線電圧V』とキャパ シタの容量Csの積となる。DRAMでは上記Qc安定 に保つことが信頼性の点より望ましい。したがつてデー 夕線電圧V.。を外部電源電圧Vccと温度に依存しない ようにできれば、外部条件によらず安定で信頼性の高い 動作を確信することができる。また同時に動作に悪影響 を与えない範囲でV₁₁をV c c より低い値に設定すれば 消費電力を低減できる。さらに、たとえば最新のメガビ ツトDRAMでは、1024対のデータ線を同時に高速 に充電する必要がある。このデータ線の合計の容量は5 00~1000pFにも達し、過渡電流が問題となるの で過渡電流の低減も望ましい。又、データ線の充放電に 伴うノイズを低減するためにデータ線の充放電を対称に 行なうことが望ましい。

【0135】この図57の実施例はデータ線電圧 V_{c1} を前述の電圧変換回路により制御して V_{c1} と等しくして V_{b1} の外部電源電圧依存性、温度依存性をなくすと同時に、電圧 V_{b1} を V_{c1} とり低くして消費電力を低減し、さらにデータ線充放電の速度を制御することにより上記過渡電流とノイズを低くするためのものである。

50

31

【0136】以下本実施例を説明する。データ線の充電 はpMOSを含んで形成されたセンスアンプであるフリ ツプフロツプの共通線c1に接続された駆動回路DRV で行われる。この図57の実施例では、この駆動回路が カレントミラー回路と比較器で構成されていることに特 徴がある。カレントミラー回路は、トランジスタ Tp.,、 Txxから成る一種のインパータによつて制御される。T ,,がオン、T,,がオフの場合はT,,と定電流源(i/n) と出力駆動トランジスタTraとの間でカレントミラー回 路が形成され、Ti」がオフでTi」がオンの場合は、Tii、 はオフとなる。ミラー回路内の電流源の電流入口をi/ n、MOSTのゲート幅をw/n、Traのゲート幅をW とすれば、Tr. のオン電流は定電流 i となる。製造プロ セスのばらつきによつてゲート幅Wあるいはゲート長L やトランジスタのしきい値電圧が変化しても i /nを一 定にしておけばT₁₁の駆動定流はほぼ一定となる。ここ で定電流源をi/n、w/nとしているのは、消費電流 を小さく、かつ占有面積を小さくするためであり、nは ・大きい方がよい。

【0137】比較器は、電圧変換回路の出力電圧 V_1 ' (たとえば4V)と出給電圧 V_0 を比較するものである。 V_1 '> V_0 では比較器の出力は高電圧となり、逆に V_1 ' (V_0 の場合は低電圧となる。

【0138】以上の準備のもとに動作を説明する。

【0139】通常のDRAMでは、プリチヤージ期間中はデータ対線は $V_{\mathfrak{p}_{1}}$ のほぼ半分の値に設定される、いわゆるハーフプリチヤージ方式なので、プリチヤージ期間は、共通駆動線 \mathfrak{p}_{1} とにプリチヤージする。この状態で、選択されたワード線にパルスが印加されると、かかるワード線につながるメモリセルによって各データ対線には微小な差動の読み出し信号が現われる。この様子を図58においてDo、/Do対称で代表的に示している。

【0140】その後、nMOSTEpMOSTで形成されるセンスアンプによってデータ線は、低電圧側は0Vに放電され、高電圧側は V_1 'まで充電される。放電はMOSFDOSTCEである。放電はMOSFDOSTCEである。放電はMOSFDOSTCEではた電かり、MOSFDOSTCEではた電かり、MOSFDOSTCEではた電かり、MOSFDOSTCEではたことによって駆動される。すなわち、MOSDCEであるとはよって駆動される。すなわち、MOSDCEのがオン(高電圧が入力)となると、制御回路ANDの出かるとなり、MOSDCEのではMOSDCEでを超えるとはを電流がの出力電圧MOSDCEのではMOSDCEでを超えると比較器が作動し制御回路ANDの出力は低電圧となりMOSDCEでがオンし、MOSDCEでがオンし、MOSDCEではオフし、MOSDCEでははばMOSDCEではははMOSDCEであるこれによって各データ対線の一方のデータ線はMOSDCEではない、MOSDCEである。

【0141】放電についても ϕ が印加されるとnMOS $T_{u,v}$ と $T_{u,v}$ がカレントミラーをなすので、充電と同様

に速度を制御できる。

【0142】以上述べた図57の実施例によればデータ線電圧 V_{bl} を V_{cl} にほぼ等しくできるためデータ線電圧 V_{bl} の温度依存性をゼロとして、外部電源電圧 V_{cl} C 依存性を所望の範囲でなくすことができる。また、データ線をほぼ一定の電流で充電できるため、過渡電流の増大なしに高速でデータ線を充電できる。また、ioを一定に保つことにより、電源電圧の変動や製造ばらつきなどがあつても、その影響を最小限にすることができる。さらにデータ線電圧は低くおさえられるので消費電力も低減される。さらにデータ線充放電の速度を同じにできるのでノイズを低減できる。

【0143】次にワード線の駆動回路の一実施例について述べる。DRAMにおいては、ワード線の電圧をデータ線の電圧よりおよそ2Vほど高くする。データ線の電圧を例えば4Vとすると、ワード線の電圧はおよそ6V必要となり、ワード線をVccの値5V以上に昇圧する手段が必要となる。Vcc以上に昇圧されたVaによりワード線を駆動する回路としては、例えば、図59の回20路を用いることができる。Vaの発生回路については後に述べる。

【0144】まず、図59の回路の動作を図60の電圧 波形図を用いて説明する。Eが高電位の状態でCが高電 位になるとnMOS11を通してFの電位はV、--V :::。の電位となる。次いでEが低電位になると、12 (pMOS) がオンしFの電位はV_Iとなる。この結果 13 (pMOS) がオフ、14 (nMOS) がオン、バ イポーラトランジスタ15がオフ、16(nMOS)が オンとなり、出力Wは0Vになる。なおFが高電位V。 に上昇する時、A、Cの電位はV,であるので、11は オフであるのでFからCへ電流が流出してFの電位が下 がることはない。 一方、Eが高電位の状態でCが低電 位になると11がオンし、FもCと同じ低電位になる。 この結果13がオンし、14、16がオフしノードGが V_#となり、出力Dが高速に高電位に充電される。この 出力の高電位はVェーVェである。なおこの回路では図 60の波線に示す様にCが高電位V,になつてから、E が低電位になるまでの期間 t 。。 が長いとFの高電位はV x ─ V_{τιι} にしばらくとどまるので、13、14に貫通 電流が流れ、Dが不十分な低電位にとどまる期間が存在 する場合がある。したがつて、 tcg の時間を短かくする ことが望ましい。そのためにはCが高電位になると同時 にEを低電位に切換えればよい。これにより上記問題は 解決できる。

【0145】本回路によれば、出力にバイポーラトランジスタを用いているのでワード線を高速に V_{8} — V_{8} 。に充電することができる。なお図7において、バイポーラトランジスタ15を用いずに、Gを直接出力としてもよい。このときは出力電圧は V_{8} まで上がるので、所望のワード電圧と等しい V_{8} を発生させればよい。そのため

バイポーラを用いるときより電源Gの設計が容易となる。又、MOSトランジスタで構成するため製造プロセスが単純となるという利点もある。なお、図59の回路でも図13のように電源との間にMOSトランジスタを挿入して動作速度を制御することも可能である。

【0146】図61は、電圧 V_1 'を基準に V_{C} に以上の高電圧を得るための回路の実施例であり、図62はその動作波形である。以下、図62を用いて図61の回路の動作を説明する。

【0147】図61の回路は、DRAMにおいて/RA 10 S信号に同期してVca端子を昇圧する回路である。/R AS信号が低レベルとなりDRAMが動作状態に入つた ときに図23に示したように、φιριを低レベル、φιρι を高レベルとし、φις、φις、を高レベルに遷移する。 この結果、あらかじめVccと同一電位にプリチヤージ されていたG1、G2、G3、G4のうち、G1とG2 がMOS容量MC...、C...によつて昇圧され、その 結果MOSトランジスタM:,,、 M:,,を通してG1よ りG4、G3に電流が流れ、G3、G4の電位が上昇す このとき、G2がVcc以上に昇圧されているの で、G3、G4の電位はMOSトランジスタM...、 M ,,,のしきい電圧に制限されることなく昇圧することが できる。次にφιςとφιςλを低レベルに立ち下げて ϕ_{15} 、 ϕ_{15} を高レベルに遷移する。その結果G1、G2 が低レベルに遷移しG3、G4は昇圧される。このと き、G2の電位はφ₁,が高レベルとなるとMOSトラン ジスタM,,,,がオンするので0Vとなり、MOSトラン ジスタM, , , は確実にオフする。このためφ, , のタイミ ングのずれ、あるいはカツプリングノイズなどでG2の 電位が上昇することはない。したがつてG3より、MO 30 SトランジスタM,,cを通して電流が流れ5I2が昇圧 される。ここで、MOSトランジスタM,,,のゲートG 4と5 I 1'との間には、ダイオードを6ケ直列に接続 してあるため、G4の電位は、Vcι+6・Vμeでクラン プされる。その結果、V_Bの電圧は、MOSトランジス т;;cにクランプされる。すなわち、Vgの電圧 は例えば $V_1' = 4 V$, $V_{BE} = 0.8 V$, $V_{111} = 0.8 V$ ると、8 Vとなる。ここではダイオードを6 ケ用いた が、この数をかえることにより、V゚に対してV゚が一 定電圧以上とならないようにすることができるので例え ばV_kにワードドライバを接続した場合にはワード線電 圧を所望の値にコントロールすることができる。

【0148】次に、DRAMO/RAS信号が高レベルとなつたときに、 ϕ_{15} 、 ϕ_{15} を低レベルに戻し、 ϕ_{175} を高レベル、 ϕ_{175} を低レベルとする。この結果MOS容量 MC_{116} によりG5の電位が昇圧され、pMOSトランジスタ M_{116} 、 M_{117} 、 M_{117} のゲート電圧がVcc以上に昇圧され、 CM_{117} これらのMOSトランジスタによつCG1、G

依存性をキヤンセルするような温度依存性を持つた電圧 を印加してもよい。以上説明してきたように、本実施例 によれば5 I 2 に V c c より高い電圧を得ることができ る。本実施例では、/RAS信号に同期してDRAMの 動作時にⅤ』を昇圧するためⅤ』から電流を供給する必要 のない待期時に昇圧動作によつて電力を消費することが なく低消費電力動作が可能である。しかしDRAMの使 用条件によつては、待期状態が長くつづくことがあり、 V₁の電位が、何らかのり一クにより低下することも考 えられる。その場合には、待期時のリークを補償する回 路を別に設ければよい。そのためには、図61~図63 の実施例で容量やトランジスタのサイズを小さくして電 流駆動能力を小さくしたものを別に設けて/RASと独 立に動作させてもよい。あるいは図64のような回路を 用いてもよい。以下、図64の回路の動作を図65を用 いて説明する。/oを低レベルとすると、MOSトラン ジスタTM: ...、TM: ...、TM: ... によつてG: ...、G xxx、VxがVcc近くにプリチヤージされる。 次にφ 0を高レベルに立ち上げるとインバータ I:1、と I:1、の 出力は各々高レベル、 低レベルとなる。 したがつてG ...がVcc以上に昇圧され、G...へ電流が流れG...。 の電位が上昇する。次に 00 を低レベルとすると、イン バータ I, ...、 I, ... の出力は各々低レベル、高レベルと なりG:11がさらに昇圧され、Viへ電流が流れる。以上 のように φ 0 を周期的に立ち上げ立ち下げることにより V_kの電位は上昇する。 V_{ck}の上昇とともにダイオード 40 QD,,,。~QD,,,によつてG,,,、V,,,,の電位もV, ─6・V_{BE}の関係を保つて上昇する。MOSトランジス タTM.,,のしきい電圧を-V,,,,としたときV。がV, V::,+6・ V::以上となると、V::,はV,'-Vrs.となつて、TM...がオフし、D247の電位は MOSトランジスタTM.1.1により0Vとなる。その結 果NAND回路NA240の出力Q5の電圧は高レベル

に固定され昇圧動作は停止する。その後、制御線5 1 2

より流出する電流 I "により V "の電位が下がり V、'-V

ŢŢŢŢ + 6 · V¸¸¸以下となると再びMŢŢŢがオンしてV¸,の

50

昇圧動作が始まる。

【0149】以上のように本回路によれば、V_nの電位 をVccより高いV゚ーV;;,,+6・Vュェに保つことが できる。V1'を4V、V1116を0.5V、V16を0.8 Vとすると、V₁は8.3 Vとなる。以上のように本実 施例によれば、チヤージポンプ回路と前述したレベルシ フト回路を組み合わせることにより、出力電圧V。をV c c より高い一定の電圧に保つことができる。なお、ク ランプのためのダイオードQD: ... ~ QD: ... の数を場 合に応じて増減してもよいことはもちろんである。又、 場合によりVcaよりQD:..。~ QD:..sを流れる電流が 大きすぎる場合には、図66のようにQDいるをバイポ ーラトランジスタとし、コレクタをVcc、ベースをQ D...の出力につなぐことにより、1/hFEに上記電 流を減らすことができる。なお、ダイオードの個数は電 圧V₁とV₁'の差が所望の値となるように決めればよ い。又、MOSトラジスタTM: ... を抵抗など他の素子 で置きかえることができる。MOSトランジスタを用い る楊合には、ゲート幅Wに対してゲート長Lgを大きく とることにより比較的小さい占有面積で容易に高い抵抗 値を得ることができる。さらにここでは、ダイオードと 20 してpn接合型のダイオードを想定した。pn接合型の ダイオードは、例えばバイポーラトランジスタのベース とコレクタを接続することにより容易に実現できる。こ のためバイポーラトランジスタと同時に形成でき、製造 工程を簡素化できる。このとき、抵抗もバイポーラトラ ンジスタのベース層を用いて実規すれば、さらに工程の 簡素化ができる。pn接合ダイオードの順方向電圧V.。 は、通常0.8 V程度であるために、図1の実施例では 電圧 V』と V1'との差は、 0.8 Vを単位とした値しか 取ることはできないが、場合によつてはV』とV.'との 差を0.8 Vのn倍(n=1、2、 以外に設定する必要 がある場合もある。そのときには、0.4 V程度の順方 向電圧V_Fをもつショツトキーダイオードを用いれば、 $V_{\rm H} = V_{\rm I}' - V_{\rm T246} + i V_{\rm F}$ となり、0.4 Vを単位として V₈の値を設定できる。

となり、0.4 Vを単位として V_8 の値を設定できる。 又、図 6 7 に示したような n M O S \cancel{y} イオードを用いてもよいことはもちろんであり、この場合は n M O S T_{11} のしき電圧を V_{711} として $V_8 = V_1$ '— $V_{7216} + i$ V_{711} となるので V_{711} を単位として電位差を可変にできる。なお、図 4 に示すような回路を \cancel{y} イオードのかわりに用 40 いて任意の電位差を作ることもできる。図 4 においては、端子 3 A と 3 B の間の電位差は、

$V_{BE} (1 + R_{A}/R_{B})$

とできるので、 R, とR, の比をかえることによつて連続的に電位差を変えることができる。その他、種々の変形が可能であるが、図69に示した実施例は、nMOSのみで第1図のレベルシフト回路しを構成したものである。本実施例では、クランプのダイオードをnMOSダイオードとし、バイポーラトランジスタQ, 、抵抗RをそれぞれnMOSM, 、M, でおきかえた。本実施例

Tusi、MOSダイオードのしきい電圧をVtoとして $V_{ij} = V_{1}' - V_{1244} + V_{1141} + n V_{11}$ となり、しきい電圧Vroを単位として電位差を設定でき る。本実施例においてはnMOSダイオードMD51~ MD5iを通して流れる電流はnMOSM、を通して流 れるパイアス電流 I,のみであるため5 I 2 の電流供給 能力を必要以上に大きくする必要がない。さらに、本実 施例では、バイポーラトランジスタを用いる必要がなく 10 MOSトランジスタのみで構成されているため、MOS トランジスタのみより成るLSIに適用するのに好適で ある。MOSトランジスタMsi、Msiのゲート電圧、ゲ ート長、ゲート幅は、電流 I, および I, が所望の値とな るように決めればよい。例えば、I、に対してI、の値を 10倍に設定すれば、MOSトランジスタM.」のドレイ ン電流の変動を10%程度に抑えることができ V, をほ ぼ一定に保つことができる。なお、以上の実施例では、 クランプ回路の温度特性が問題となる場合には、MOS トランジスタTM:..のソース電圧に温度依存性をもた

せてクランプの温度依存性を補償することもできる。

では、 V_®とV₁'との関係は、T_{®51}のしきい電圧をV

【0150】本発明は、上記のようにDRAMだけでな くSRAMに適用しても有効である。図70は、nMO Sトランジスタと抵抗を用いて構成したSRAMのメモ リセルの一例である。例えば電圧Vcioを本発明の電圧 変換回路より供給すれば、メモリセル特性の温度依存性 および外部電源電圧依存性をなくすことができるためソ フトエラー耐性が向上するなど非常に安定なメモリ動作 を実現できる。このとき、Vinaより供給される電流す なわちメモリセルの保持電流は非常に小さくしかもほぼ 30 一定のDC電流であるので電圧 V: 10 を一定に精度よく 保つことが容易になる。さらに、データ線DL、/DL の電圧すなわち書き込み電圧あるいはワード線Wの電圧 を安定に制御すればより信頼性が向上する。そのために は本発明によつて得られる上記電圧V₁をもとに書き込 み電圧を決めれば、温度依存性および外部電圧依存性を 無くすことができ、さらに信頼性を高めることができ る。その他SRAMの周辺回路に用いる駆動回路、差動 アンプについてもこれまで述べてきたような制御を行な うことにより安定で信頼性の高い動作を実現できる。

40 【0151】さらに本発明はメモリ以外の論理LSIにおいても同様である。また、図53においては、制御回路では、周辺回路の特性を6によつて検知しているが、この検知は目的に応じて種々の場所によつて行なうことができる。たとえば、ワード線が印加されて、センスアンプ徴小信号を増幅するまでの時間を検知して、その結果によつて、SAの駆動電圧、駆動電流を変化させ、アレー部の動作特性を制御するなどの種々の制御する方法もある。また、主な構成素子としてはMOSトランジスタ、バイポーラトランジスタを例にして説明したが、その他のGaAsなどの化合物半導体の素子で構成したも

37

のにも、本発明の原理はそのまま適用できる。また、特性の変動要因としては主にMOSトランジスタの素子定数を主に取り上げたが、バイポーラトランジスタの電流増幅率、遮断周波数、順方向電圧などの変動に対しても同様に対処できることは言うまでもない。さらに、各実施例では、諸特性を一定に保つことを主目的として説明したが、本発明を用いれば、目的に応じてたとえばゲート長、しきい電圧などの製造条件による変動や、電源電圧、温度などの使用条件の変動が、半導体装置を高速にするように変動する場合には、それよりもさらに高速にするように制御したり、逆に製造条件、使用条件が、半導体装置を低速にするように変動する場合にはさらに低速にするように制御することもできる。

【0152】なお、これまで述べてきた実施例はTTL インタフエースを中心に述べたがECLなど他の場合に ついても同様に適用できることはもちろんである。

[0153]

【発明の効果】以上、述べたように本発明によれば、製造条件や使用条件などの変動があつても、安定で高信頼の半導体装置が実現できる。また同時に、量産時に良品の収率を高く保つことができるため、従来の半導体装置に較べて安価に製造できる。

【図面の簡単な説明】

- 【図1】本発明の基本概念を示す実施例を示す図。
- 【図2】本発明の基本概念を示す実施例を示す図。
- 【図3】本発明の基本概念を示す実施例を示す図。
- 【図4】本発明の基本概念を示す実施例を示す図。
- 【図5】本発明の基本概念を示す実施例を示す図。
- 【図6】本発明の基本概念を示す実施例を示す図。
- 【図7】本発明の具体的実施例を示す図。
- 【図8】本発明の具体的実施例を示す図。
- 【図9】本発明の具体的実施例を示す図。
- 【図10】本発明の具体的実施例を示す図。
- 【図11】本発明の具体的実施例を示す図。
- [四11] 华元列沙共中的天地的之外,四
- 【図12】本発明の具体的実施例を示す図。
- 【図13】本発明の具体的実施例を示す図。
- 【図14】本発明の具体的実施例を示す図。
- 【図15】本発明の具体的実施例を示す図。
- 【図16】本発明の具体的実施例を示す図。
- 【図17】本発明の具体的実施例を示す図。
- 【図18】本発明の具体的実施例を示す図。
- 【図19】本発明の具体的実施例を示す図。
- 【図20】本発明の具体的実施例を示す図。
- 【図21】本発明の具体的実施例を示す図。
- 【図22】本発明の具体的実施例を示す図。
- 【図23】本発明の具体的実施例を示す図。
- 【図24】本発明の具体的実施例を示す図。
- 【図25】本発明の具体的実施例を示す図。
- 【図26】本発明の具体的実施例を示す図。
- 【図27】本発明の具体的実施例を示す図。

- 【図28】本発明の具体的実施例を示す図。
- 【図29】本発明の具体的実施例を示す図。
- 【図30】本発明の具体的実施例を示す図。
- 【図31】本発明の具体的実施例を示す図。
- 【図32】本発明の具体的実施例を示す図。
- 【図33】本発明の具体的実施例を示す図。
- 【図34】本発明の具体的実施例を示す図。
- 【図35】本発明の具体的実施例を示す図。
- 【図36】本発明の具体的実施例を示す図。
- 【図37】本発明の具体的実施例を示す図。
- 【図38】本発明の具体的実施例を示す図。
- 【図39】本発明の具体的実施例を示す図。
- 【図40】本発明の具体的実施例を示す図。
- 【図41】本発明の具体的実施例を示す図。
- 【図42】本発明の具体的実施例を示す図。
- 【図43】本発明の具体的実施例を示す図。
- 【図44】本発明の具体的実施例を示す図。
- 【図45】本発明の具体的実施例を示す図。
- 【図46】本発明の具体的実施例を示す図。
- 【図47】本発明の具体的実施例を示す図。
- 【図48】本発明の具体的実施例を示す図。
- 【図49】本発明の具体的実施例を示す図。 【図50】本発明の具体的実施例を示す図。
- 【図51】本発明の具体的実施例を示す図。
- 【図52】本発明の具体的実施例を示す図。
- 【図53】本発明をDRAMおよびSRAMへ適用した 実施例を示す図である。
- 【図54】本発明をDRAMおよびSRAMへ適用した 実施例を示す図である。
- 30 【図55】本発明をDRAMおよびSRAMへ適用した 実施例を示す図である。
 - 【図56】本発明をDRAMおよびSRAMへ適用した 実施例を示す図である。
 - 【図57】本発明をDRAMおよびSRAMへ適用した 実施例を示す図である。
 - 【図58】本発明をDRAMおよびSRAMへ適用した 実施例を示す図である。
 - 【図59】本発明をDRAMおよびSRAMへ適用した 実施例を示す図である。
- 40 【図60】本発明をDRAMおよびSRAMへ適用した 実施例を示す図である。
 - 【図61】本発明をDRAMおよびSRAMへ適用した 実施例を示す図である。
 - 【図62】本発明をDRAMおよびSRAMへ適用した 実施例を示す図である。
 - 【図63】本発明をDRAMおよびSRAMへ適用した 実施例を示す図である。
 - 【図64】本発明をDRAMおよびSRAMへ適用した 実施例を示す図である。
- 50 【図65】本発明をDRAMおよびSRAMへ適用した

実施例を示す図である。

【図66】本発明をDRAMおよびSRAMへ適用した 実施例を示す図である。


【図67】本発明をDRAMおよびSRAMへ適用した 実施例を示す図である。

【図68】本発明をDRAMおよびSRAMへ適用した 実施例を示す図である。 【図69】本発明をDRAMおよびSRAMへ適用した 実施例を示す図である。


【図70】本発明をDRAMおよびSRAMへ適用した 実施例を示す図である。


【符号の説明】

1·・・・チップ、2·・・内部回路、3·・・制御回路、5·・・制御線。











TP PfriamOSI 77229 Vcc 電源電圧 IN 入り TN N · CL 貝荷容量 out 出り Voorr 中国電圧 2′单位回路

【図14】

[図11]


(22)





【図17】







【図15】


Q Vcc


~ T₇₂





【図19】



















[図51]


【図53】








 \bigcirc




[図63]


【図70】




【図64】




【図66】



G 電源 R 抵抗 D-吸 511-ド O: パポラトラングタ





フロントページの続き

(72)発明者 堀 陵一

東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内

(72)発明者 橘川 五郎

東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 川尻 良樹

東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内

(72)発明者 河原 尊之

東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内